位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1599页 > ATMEGA329V-16AI > ATMEGA329V-16AI PDF资料 > ATMEGA329V-16AI PDF资料1第37页
ATmega329/3290/649/6490
TER值（ DIDR1和DIDR0 ） 。请参阅“ DIDR1 - 数字输入禁止寄存器1 ”页
202和“ DIDR0 - 数字输入禁止寄存器0 ” 219页的详细信息。
JTAG接口和
片上调试系统
如果片上调试系统由熔丝位OCDEN和芯片使能输入电源
向下或省电模式下，主时钟源保持启用状态。在这些
睡眠模式，这将显著的总电流消耗贡献。有
三种不同的方法来避免这样的：
禁用OCDEN熔丝位。
禁用JTAGEN熔丝。
写一个在MCUCSR的JTD位。
在TDO引脚悬空时， JTAG接口使能而JTAG TAP
控制器没有进行数据交换。如果连接到TDO引脚上的硬件不拉
的逻辑电平，功耗也会增加。需要注意的是TDI管脚为下一
装置中的扫描链中包含一个上拉可避免此问题。写的JTD位
在MCUCSR寄存器或不对JTAG熔丝位编程可以禁止
JTAG接口。
37
2552H–AVR–11/06
