位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1181页 > AT89C52-12AC > AT89C52-12AC PDF资料 > AT89C52-12AC PDF资料2第3页
AT89C52
该AT89C52提供以下标准功能： 8K
闪存字节， 256字节RAM ， 32个I / O口线， 3个16位
定时器/计数器，一个6向量2级中断结构，
一个全双工串行口，片内振荡器和时钟税务局局长
cuitry 。此外， AT89C52设计的静态逻辑
操作下降到零频率，并支持两种
软件选择的省电模式。在空闲模式
CPU停止工作，允许RAM ，定时器/计数器，
串行口和中断系统继续工作。
掉电方式保存RAM中的内容，但
冻结振荡器，禁用所有其他芯片功能，直到
下一个硬件复位。
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。
端口2输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口2引脚，它们是拉高
的内部上拉和可被用作输入。作为输入，
P2口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
端口2发出时取高位地址字节
从外部程序存储器和期间访问
使用16位地址的外部数据存储器（ MOVX @
DPTR ） 。在这种应用中， P2口使用很强的内部PUL-
发送1 lups 。在对外部数据的访问
内存采用8位地址（ MOVX @ RI ） ，端口2
发出的P2特殊功能寄存器的内容。
端口2还接收高位地址位和一些
在flash编程和校验的控制信号。
端口3
端口3是一个8位双向I / O和内部上拉电阻的端口。
端口3输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口3引脚，它们被拉高
的内部上拉和可被用作输入。作为输入，
P3口被外部拉低，将输出
电流（I
IL
）由于上拉的。
端口3也可以用做其他不同的特殊功能，该功能
在AT89C51的，如示于下表中。
3口还接收了闪存程序一些控制信号
编程和验证。
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第二功能
RXD （串行输入端口）
TXD （串行输出端口）
INT0 （外部中断0 ）
INT1 （外部中断1 ）
T0 （定时器0外部输入）
T1（定时器1外部输入）
WR （外部数据存储器写选通）
RD （外部数据存储器读选通）
引脚说明
VCC
电源电压。
GND
地面上。
端口0
P0口是一个8位漏极开路双向I / O口。作为一个
输出口，每个引脚可以驱动8个TTL逻辑电平。当1秒
写入端口0引脚，引脚可作为高
阻抗输入。
端口0也可以被配置为复用的低
顺序的地址/数据总线时访问外部亲
克和数据存储器。在这种模式下， P0具有内部
上拉电阻。
P0口还可在闪存编程器接收到的字节码
MI纳克的 OU TPU TS共同去了杜TES中的R克公关克时
核查。在程序需要外部上拉电阻
VERI网络阳离子。
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。
端口1输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口1引脚，它们被拉高
的内部上拉和可被用作输入。作为输入，
P1口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
此外， P1.0和P1.1可以被配置为在
定时器/计数器2的外部计数输入（ P1.0 / T2）和
定时器/计数器2的触发输入（ P1.1 / T2EX ） ，分别作为
在下表中示出。
端口1期间也接收低位地址字节
闪存编程和验证。
端口引脚
P1.0
P1.1
第二功能
T2 （外部计数输入到定时器/计数器2 ）
CLOCK -OUT
T2EX （定时器/计数器2捕捉/重装触发和
方向控制）
RST
复位输入。高该引脚上出现两个机器周期，而
振荡器运行复位设备。
ALE / PROG
地址锁存使能为输出脉冲用于锁存
地址在外部MEM-访问低字节
ORY 。该引脚也用作编程输入脉冲（ PROG ）在
闪存编程。
在正常操作中， ALE在1/6以恒定速率发射
振荡器的频率和可用于外部
3
