93AA46A / B / C ， 93LC46A / B / C ， 93C46A / B / C
2.0
功能说明
2.3
数据保护
ORG引脚（ 93XX46C ）连接到V
CC
,
的（ X16 ）的组织被选中。当它连接
到地上， （ X8 ）的组织被选中。指令
，地址和要写入的数据被移入DI
销上的时钟（CLK）的上升沿。 DO引脚为
在高Z状态正常举行读书时除外
从设备的数据，或者检查就绪时/
在编程操作期间BUSY状态。该
READY / BUSY状态可以在擦除验证/
写经查询DO引脚工作; DO低指示
该程序仍在进行中，而做高
表示该设备已准备就绪。 DO将进入高-Z
国家对CS的下降沿。
所有工作模式下被抑制时， V
CC
以下是
1.5V为“ 93AA ”和“ 93LC ”设备的典型电压
或者3.8V为“ 93 ”的设备。
该EWEN和EWDS命令授予其他
保护过程中发生意外编程
正常操作。
注意：
为增加保护，一个EWDS
命令应之后进行
每个写操作和一个外部10
k下拉电阻的保护应该是
添加到CS引脚。
2.1
启动条件
起始位的检测设备，如果CS和DI是
兼具高相对于CLK的用于正边缘
第一次。
之前检测到启动条件， CS ， CLK和DI
在任何组合可以改变（除非是一
启动条件） ，而不会导致任何设备
操作（读，写，擦除， EWEN ， EWDS ， ERAL
或WRAL ） 。当CS为高电平时，该装置是不
在待机模式下更长的时间。
一个指令到启动条件将只
执行，如果需要的操作码，地址和数据位
对于任何特定指令被移入。
注意：
当准备发送的指令，
无论是CLK或DI信号电平必须是
在逻辑低是CS引脚翻转为高电平。
上电后，设备会自动在
EWDS模式。因此，一个
EWEN
指令必须是
前的初始执行
抹去
or
写
指令
可以被执行。
框图
V
CC
V
SS
地址
解码器
内存
ARRAY
地址
计数器
数据寄存器
DI
ORG *
CS
CLK
模式
解码
逻辑
时钟
注册
产量
卜FF器
DO
2.2
数据输入/输出（ DI / DO ）
它可以连接在数据输入和数据输出引脚
在一起。然而，随着这种配置，可以
一个“总线冲突， ”出现了“假零”时
那之前的读取操作中，如果A 0是逻辑高
的水平。在这种条件下的电压电平见于
数据输出是不确定的，并且将取决于相对
的数据输出阻抗与信号源的驱动
A0 。 A0较高的电流源的能力，
在数据输出引脚上的电压越高。为了
限制电流，电阻器应连接
与DI和DO 。
* ORG输入不适用于A / B设备
DS21749F第6页
2005年Microchip的科技公司
