位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1983页 > MC908AP16ACB > MC908AP16ACB PDF资料 > MC908AP16ACB PDF资料2第231页
MMIIC I / O寄存器
在此设备的时钟可能不会改变SCL线的状态，如果另一台设备的时钟仍处于低谷期。
因此，同步时钟SCL将被装置最后释放SCL为高电平保持低电平。
较短的低周期的设备在这段时间进入高等待状态。当所有相关设备都
计算了他们的低谷期，同步SCL线将被释放，变为高，所有设备将
开始高电平周期。第一个设备完成其高发期将再次拉SCL线
低。
图14-3
示出的时钟同步的波形。
等待
开始计数高发期
SCL1
SCL2
SCL
内部计数器复位
图14-3 。时钟同步
14.5.8握手
时钟同步机制可以被用作数据传输的信号交换。可以在从设备
保持SCL为低电平一个字节的数据传输完成后会停止总线时钟，迫使主
时钟进入等待状态，直到从机释放SCL线。
14.5.9数据包错误代码
该数据包的错误代码（ PEC）的MMIIC接口的形式为一个循环冗余码（CRC） 。该
PEC由硬件进行数据的每一个发送和接收的字节产生的。的传输
产生PEC由用户软件控制。
在CRC数据寄存器， MMCRCDR ，包含生成的PEC字节，与在MMIIC其他三个位
控制寄存器和状态寄存器，监视和控制PEC字节。
14.6 MMIIC I / O寄存器
这些I / O寄存器控制和管理MMIIC操作：
MMIIC地址寄存器（ MMADR ） - 0048美元
MMIIC控制寄存器1 （ MMCR1 ） - 0049美元
MMIIC控制寄存器2 （ MMCR2 ） - $ 004A
MMIIC状态寄存器（ MMSR ） - $ 004B
MMIIC数据发送寄存器（ MMDTR ） - $ 004C
MMIIC数据接收寄存器（ MMDRR ） - $ 004D
MMIIC CRC数据寄存器（ MMCRCDR ） - $ 004E
MMIIC分频寄存器（ MMFDR ） - $ 004F
MC68HC908AP A-系列数据手册，第2版
飞思卡尔半导体公司
229
