L6712A L6712
电路读期间中，低端MOSFET导通（OFF时）时的电流。在这段时间内，
将反应保持销ISENx和PGNDSx在相同的电压时的时间，而在其中
读电路处于关闭状态，内部钳位保持这两个引脚在相同的电压从ISENx下沉
引脚所需的电流（如果所需的低边MOSFET
DSON
感被实施，以避免绝对MAX-
imum评级克服ISENx引脚）。
专有的电流读出电路可以非常精确和高带宽读数为正
和负电流。此电路再现使用高流动的电流通过感测元件
高速轨道&保持跨导放大器。特别是，它读取当前在后半
的关断时间减少噪声注入到器件中，由于MOSFET的导通（参见图8左侧）。轨道
时间必须是至少200ns的，使传递电流的正确读数。
该电路源从PGNDSx引脚的恒定电流50μA ：它必须通过RG连接
电阻传感元件（参见图8右侧）的接地侧。两个电流读数设计电路
使用该引脚为基准保持ISENx销到这个电压。
即在ISENx销中流动的电流，然后由下式给出：
R
SENSE
I
PHASEx
-
I
ISENX
=
50A
+ ------------------------------------------------ =
50A
+
I
INFOX
R
g
其中R
SENSE
是一个外部检测电阻器或第r
DSON
低侧的MOSFET和R的
g
是transcon-
ISENx和PGNDSx引脚对读点之间使用感抗电阻;我
PHASEx
是当前的
由相对相位进行。内部重放的当前信息是由所述第二表示
长期前面的公式如下的：
R
SENSE
I
PHASEx
I
INFOX
= ------------------------------------------------
-
R
g
由于电流读出在差分模式下，还负电流信息被保持;这让DE-
副检查危险返回电流在两个阶段保证完整的平衡之间
相的电流之间。每个阶段大约总电流的电流信息，信息
租金交付（我
FB
= I
INFO1
+I
INFO2
） ，并为每个相（I中的平均电流
AVG
= (I
INFO1
+I
INFO2
）/ 2）是
采取。我
INFOX
然后，相对于我
AVG
以得到校正的PWM输出，以均衡
通过在两相的电流进行。
图8.当前读取定时（左）和电路（右）的
I
LS1
LGATEx
Rg
I
LS2
R
SENSE
ISENX
I
ISENX
I
FB
PGNDSx
追踪&保留
Rg
50
A
跨导电阻RG可被设计以便具有25μA的每相电流信息
在满额定负载;过电流的干预阈值被设定在额定（Ⅰ 140％
INFOX
= 35A).
根据上述关系，该过电流阈值（余
OCPx
）对于每个阶段，必须
放置在所述总递送的最大电流，结果1/2：
12/29
I
相
