引脚连接
L6392
2
引脚连接
图2中。
销连接（顶视图）
LIN
SD
HIN
VCC
DT
OPOUT
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
BOOT
HVG
OUT
NC
LVG
OP-
OP +
表2中。
销N＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
引脚说明
引脚名称
LIN
SD
(1)
HIN
VCC
DT
OPOUT
GND
OP +
OP-
LVG
(1)
NC
OUT
HVG
(1)
BOOT
P
O
P
TYPE
I
I
I
P
I
O
P
I
I
O
功能
低侧驱动器逻辑输入（低电平有效）
关闭逻辑输入（低电平有效）
高侧驱动器逻辑输入（高电平有效）
下部的电源电压
死区时间设置
运算放大器输出
地
运算放大器的非反相输入端
运放反相输入端
低端驱动器输出
没有连接
高侧（浮动）共模电压
高边驱动器输出
自举电源电压
1，本电路可保证小于1 V的LVG和HVG引脚（ @ ISINK = 10 mA）的，与V
CC
> 3 V.这
允许省略"bleeder"电阻，连接在栅极和外部源之间
MOSFET通常用来保持引脚为低电平;栅极驱动器确保了低阻抗也
SD
条件。
4/19
