CY8C24x23最终数据手册
3.电气规格
3.4
3.4.1
AC电气特性
AC芯片级规范
下表列出了许可的最大和最小规格的电压和温度范围： 4.75V到5.25V
和-40
°
C
≤
T
A
≤
85
°
C，或3.0V至3.6V -40
°
C
≤
T
A
≤
85
°
C，分别。典型参数适用于5V和3.3V的25
°
C和
仅供或除非另有说明设计指导。
表3-16 。 AC芯片级规范
符号
F
IMO
F
CPU1
F
CPU2
F
48M
F
24M
F
32K1
F
32K2
F
PLL
Jitter24M2
T
PLLSLEW
T
PLLSLEWS-
低
T
OS
T
OSACC
Jitter32k
T
XRST
DC24M
Step24M
Fout48M
Jitter24M1
F
最大
T
坡道
描述
内部主振荡器频率
CPU频率（标称5V ）
CPU频率（ 3.3V标称）
数字模块频率
数字模块频率
内部低速振荡器频率
外部晶体振荡器
PLL频率
24 MHz的周期抖动（PLL）的
PLL锁定时间
PLL锁定时间为Low Gain设置
外部晶体振荡器启动至1 ％
外部晶体振荡器启动到100ppm
32 kHz的周期抖动
外部复位脉冲宽度
24 MHz的占空比
24 MHz的微调步长
48 MHz输出频率
24 MHz的周期抖动（ IMO）
上排输入或行输出信号的最高频率。
供应减速时间
民
23.4
0.93
0.93
0
0
15
–
–
–
0.5
0.5
–
–
–
10
40
–
46.8
–
–
0
24
24
12
48
24
32
典型值
最大
24.6
a
24.6
A，B
12.3
B，C
49.2
A，B ，D
24.6
B，E ，D
64
–
–
600
10
50
2620
3800
f
–
60
–
49.2
A，C
12.3
–
单位
兆赫
兆赫
兆赫
兆赫
兆赫
千赫
千赫
兆赫
ps
ms
ms
ms
ms
ns
s
笔记
修整。采用出厂预设值。
请参考交流数字模块规范
下文。
32.768
23.986
–
–
–
1700
2800
100
–
50
50
48.0
600
–
–
精度电容和晶振有关。
占空比为50％ 。
是晶振频率的倍数（ x732 ） 。
%
千赫
兆赫
ps
兆赫
s
修整。采用出厂预设值。
a.
b.
c.
d.
e.
f.
4.75V <的Vdd < 5.25V 。
精度源自内部主振荡器的适当修整为Vdd的范围。
3.0V <的Vdd < 3.6V 。参见应用笔记AN2012 “调整PSoC微控制器修剪为双电压范围运行”的信息，在3.3V下的修整操作。
参见具体用户模块数据表上的最大频率的用户模块的信息。
3.0V < 5.25V 。
晶体振荡器的频率是在100 ppm的其最终值的由T的端
OSACC
期。正确的操作假定一个正确装入1微瓦的最大驱动电平
32.768 kHz晶振。 3.0V
≤
VDD
≤
5.5V, -40
o
C
≤
T
A
≤
85
o
C.
PLL
启用
T
PLLSLEW
24兆赫
F
PLL
PLL
收益
0
图3-3 。 PLL锁定时序图
2004年6月4日
文件编号38-12011牧师* F
26
