CY7C68001
3.6.3
端点配置（高速模式）
P 0 IN & O u那样牛逼
64
64
64
64
64
64
摹RO ü P A
512
512
1 024
512
512
摹RO ü P·C
512
1024
1024
EP2
EP2
512
512
EP2
1 024
EP2
512
512
EP4
512
512
EP2
512
1024
1024
EP2
摹RO ü P B
512
512
1 024
512
512
512
EP6
512
1024
1024
EP6
EP6
512
512
EP6
512
1 024
512
EP8
512
512
EP8
512
EP8
512
1024
图3-1 。端点配置
端点0是相同的每个配置，它作为
控制端点。为端点2，4 ，6和8中，参考
图3-1 。
端点2，图4 ，图6和8可以通过配置
选择之一：
从A组和一个配置中的一个从B组
从C组的配置之一
有些例子端点配置如下。
EP2 ： 1024字节双缓冲， EP6 ： 512字节四核
缓冲。
EP2 ： 512字节的双缓冲， EP4 ： 512字节的双
缓冲， EP6 ： 512字节的双缓冲， EP8 ： 512字节
双缓冲。
EP2 ： 1024字节四缓冲。
3.6.4
默认端点内存配置
通过FIFO控制信号控制（ IFCLK ， CS ＃ ， SLRD ，
SLWR ， SLOE ， PKTEND和FIFOADR [2：0 ]）。
该
SX2
命令接口用于设置
SX2,
读
状态，负载描述和访问端点0。
命令接口都有其自己的READY信号为选通信
写入和一个INT ＃信号，以表示该
SX2
有数据要
被读取，或已发生的中断事件。命令
接口采用相同的控制信号（ IFCLK ， CS ＃ ， SLRD ，
SLWR ， SLOE和FIFOADR [2：0 ]）作为FIFO接口，
除了PKTEND 。
3.7.2
控制信号的
3.7.2.1 FIFOADDR线
该
SX2
具有用于选择任一个地址引脚
所述的FIFO或命令接口。地址corre-
有反应见下表。
表3-3 。 FIFO地址线设置
地址/选择
FIFO2
FIFO4
FIFO6
FIFO8
命令
版权所有
版权所有
版权所有
FIFOADR2 FIFOADR1 FIFOADR0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
在上电复位，端点记忆被配置为
如下所示：
EP2 ：批量OUT ， 512字节/包，2个缓冲。
EP4 ：批量OUT ， 512字节/包，2个缓冲。
EP6 ：散装， 512字节/包，2个缓冲。
EP8 ：散装， 512字节/包，2个缓冲。
3.7
外部接口
该
SX2
提供了两个接口，外部主机。
1.通过EP2， 4 ，6和8的数据流甲FIFO接口。
2，一种命令接口，该接口用于设置的
SX2,
读
状态，负载描述和访问端点0 。
3.7.1
架构
该
SX2
从FIFO结构有八个512字节的块
端点RAM直接作为FIFO存储器和
文件编号： 38-08013牧师* H
该
SX2
接受内部派生的时钟（ 30或48
MHz）或外部提供的时钟（ IFCLK ， 5-50兆赫） ，以及
SLRD ， SLWR ， SLOE ， PKTEND ， CS ＃ ， FIFOADR [ 2 ： 0 ]信号
从外部主机。该接口可被选择用于8-
第42 5
