CY7C64713/14
表5-1 。 FX1引脚定义
（续）
[8]
128 100
56
TQFP TQFP QFN
32
26
13
名字
IFCLK
TYPE
I / O / Z
默认
描述
接口的时钟，用于同步的时钟数据移入或移出的
从FIFO中。 IFCLK还充当所有从属的FIFO的定时基准
控制信号和GPIF 。当内部时钟被使用（ IFCONFIG.7 = 1）
该IFCLK引脚可以由位被配置为输出30/48兆赫IFCONFIG.5
和IFCONFIG.6 。 IFCLK反相，无论是内部还是外部
源，通过设置位IFCONFIG.4 = 1 。
INT4
是8051 INT4中断请求输入信号。 INT4引脚为边沿
敏感，高电平有效。
INT5#
是8051 INT5中断请求输入信号。该INT5引脚为边沿
敏感，低电平有效。
T2
为有效高电平的T2信号输入到8051定时器，它提供了
输入到定时器，当C / T2 = 1。当C / T2 = 0 ，定时器2不使用该
引脚。
T1
为高电平有效T1信号8051定时器，它提供了输入
以定时器当C / T1为1。当C / T1为0 ，定时器不使用该位。
T0
是高电平有效T0信号8051 Timer0的，它提供了输入
给Timer0当C / T0为1。当C / T0为0时，定时器0不使用该位。
RXD1is
的高电平有效输入信号8051 UART1 ，它提供的数据
在所有模式下为UART 。
TXD1is
从8051 UART1 ，它提供了一个有效高电平输出引脚
输出时钟的同步模式，并在异步模式中的输出数据。
RXD0
为高电平有效RXD0输入8051 UART0 ，它提供的数据
在所有模式下为UART 。
TXD0
从8051 UART0 ，它提供输出高电平有效TXD0
输出时钟的同步模式，并在异步模式中的输出数据。
CS ＃
是低电平有效的片选的外部存储器。
WR ＃
是低电平有效写选通输出外部存储器。
RD ＃
是低有效的读选通输出外部存储器。
OE ＃
是低电平有效输出使能外部存储器。
版权所有。
连接到地面。
USB唤醒。
如果8051处于挂起状态，则触发该引脚会启动
振荡器和中断8051 ，以允许它退出挂起模式。
控股WAKEUP断言，从悬挂抑制了EZ -USB FX1芯片。
该引脚可编程极性（ WAKEUP.4 ） 。
时钟
对于我
2
C接口。连接到VCC用2.2K电阻，即使没有
I
2
I2C外设连接。
数据
为
I
2
C接口。
连接到VCC用2.2K电阻，
即使没有我
2
C
外设连接。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
VCC 。
连接到3.3V电源。
第21页50
Z
28
106
31
22
84
25
INT4
INT5#
T2
输入
输入
输入
不适用
不适用
不适用
30
29
53
52
51
50
42
41
40
38
33
101
24
23
43
42
41
40
T1
T0
RXD1
TXD1
RXD0
TXD0
CS ＃
输入
输入
输入
产量
输入
产量
产量
产量
产量
产量
输入
输入
不适用
不适用
不适用
H
不适用
H
H
H
H
H
不适用
不适用
32
31
27
79
14
44
WR ＃
RD ＃
OE ＃
版权所有
唤醒
36
37
29
30
15
16
SCL
SDA
OD
OD
Z
Z
2
26
43
48
64
68
81
100
107
1
20
33
38
49
53
66
78
85
55
11
17
27
32
43
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
动力
动力
动力
动力
动力
动力
动力
动力
动力
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
文件编号： 38-08039牧师* B
