位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第281页 > CY7C43666-15AC > CY7C43666-15AC PDF资料 > CY7C43666-15AC PDF资料1第8页
CY7C43646
CY7C43666
CY7C43686
高（见
表3）。
FIFO的读端口B和写入端口
C是独立于任何并行端口的操作。
的设置和保持时间的限制，该端口的时钟的
端口片选和读/写选择只启用
写和读操作，并且不涉及到
的数据输出高阻抗的控制。如果一个端口是启用
在一个时钟周期的低点，端口的片选和
写/在设置了阅读选择可能会改变状态和
持周期的时间窗口。
当与输出工作的FIFO中FWFT模式
就绪标志低电平，下一个字写入被自动发送到
该FIFO的输出寄存器通过的低到高的转变
端口的时钟设置输出Ready标志HIGH ，数据
驻留在FIFO的存储器阵列中的时钟到输出
只有当正在使用的端口的芯片选择读寄存器
选择，写入/读取选择，启用和邮箱选择。
当操作FIFO在CY标准模式，无论
空标志是否是低还是高，居住在数据
FIFO的存储阵列的时钟到输出寄存器只
当使用该端口的片选选择读，
读/写选择，启用和邮箱选择。
同步FIFO标志
每个FIFO通过至少两个同步到其端口的时钟
触发器阶段。这是通过改善标志信号可靠性
减少亚稳态事件的概率时CLKA ，
CLKB和CLKC异步运行到另一个。
EFA / ORA ， AEA ， FFA / IRA和AFA同步到
CLKA 。 EFB / ORB和AEB同步到CLKB 。
FFC / IRC和AFC同步到CLKC 。
表5
和
表6
显示每个端口的标志的关系到FIFO1并且
FIFO2.
空/输出就绪标志（ EFA / ORA ， EFB / ORB ）
这些都是两用的标志。在FWFT模式下，输出
就绪（ ORA ， ORB ）功能被选择。当输出
就绪标志是高电平时，新的数据存在于所述FIFO的输出
注册。当输出就绪标志是低电平时，以前
数据字存在于所述FIFO的输出寄存器，并试图
FIFO读取被忽略。 （参见脚注＃ 1 ）
在CY标准模式下，空标志（全民， EFB ）函数
被选中。当空标志位为高电平时，数据是可用的
该FIFO的RAM内存读取到输出寄存器。
当空标志是低电平时，前面的数据字的存在
FIFO的输出寄存器，并试图读取FIFO是
忽略不计。
一个FIFO的空/输出就绪标志被同步到
端口的时钟，从它的阵列中读取数据。对于这两种FWFT
和CY的标准模式中，FIFO读指针递增
每当一个新的字同步到输出寄存器。该
状态机控制输出Ready标志的显示器一
写指针和读指针比较器，用于指示当
该SRAM FIFO状态为空，或空+ 1 。
在FWFT模式中，从时刻一个字被写入到FIFO中，它
可以转移到FIFO输出寄存器中的最小的
三个周期的输出Ready标志的同步时钟。
因此，输出Ready标志为低，如果内存中的一个字
被下一个数据被发送到FIFO输出寄存器和三个
周期，因为这个词是写的时候还没有过去。
FIFO的输出就绪标志保持为低电平，直到第三
时钟发生同步低到高的转变，
同时迫使输出Ready标志和HIGH
字移动到FIFO输出寄存器。
在CY标准模式，从时刻一个字被写入到一个
FIFO中时，空标志将指示数据的存在
可读取的最小的空的两个周期的
标志同步时钟。因此，空标志位为低，如果
在存储器中的字被发送到FIFO输出的下一个数据
寄存器和两个周期，因为时间还没有经过的
字写。 FIFO的空标志仍低
直到同步的第二低到高的转变
时钟发生，迫使空标志高;只有这样，数据
被读出。
对空/输出Ready标志由低到高的跳变
同步时钟开始的第一次同步周期
如果时钟跳变发生在时间t写
SKEW1
或更大
后写。否则，随后的时钟周期可以是
第一个同步周期。
全/输入就绪标志（ FFA / IRA ， FFC / IRC ）
这是一个双重目的的标志。在FWFT模式下，输入就绪
（ IRA和IRC ）功能被选择。在CY标准模式下，
全旗（ FFA及FFC ）功能被选择。对于这两个时机
模式中，当全/输入就绪标志是高电平时，存储器
地点是免费的SRAM接收新数据。无记忆
地点是免费的，当全/输入Ready标志为低，并
试图写入FIFO中被忽略。
一个FIFO的满/输入就绪标志被同步到该端口
时钟将数据写入到它的数组。对于这两种FWFT和CY
标准模式下，一个字被写入到FIFO的每个时间，其
写指针递增。状态机控制
一个完整/输入Ready标志监视写指针和读
指针比较器，用于指示当FIFO SRAM的状态
是满的，或全1 。从时刻一个字从一个FIFO ，其读
先前的存储器位置是准备被写入到一个
最小全/输入Ready标志同步的两个周期
日进时钟。因此，全/输入Ready标志为低，如果少
比全/输入Ready标志同步的两个周期
时钟已经过去了，因为下一个内存位置写有
被读取。在第二低到高的转变
全/输入Ready标志后，读套同步时钟
全/输入Ready标志HIGH 。
在全/输入Ready标志同步的由低到高的跳变
日进时钟开始的读出是否第一同步周期
时钟转换发生在时间t
SKEW1
或之后的更大
读取。否则，随后的时钟周期可以在第一
同步周期。
几乎是空的标志（ AEA ， AEB ）
一个FIFO的近空标志被同步到该端口
时钟，从它的阵列读取数据。状态机
控制一个几乎空标志监视写指针和
读取指针比较，指示FIFO中的SRAM时
状态几乎是空的，或者几乎是空+ 1 。在几乎空
状态由寄存器X 1为包围曝光的内容来定义和
注册X2的AEA 。这些寄存器加载预设
在一个FIFO复位值，从A口编程，或者
串行编程（见几乎空标志和几乎满
标志抵消编程以上） 。一个几乎空标志为低
当它的FIFO中包含X或更少的话，并为高时其
FIFO包含（x + 1）个或更多的话。
[2]
文件编号： 38-06023牧师* C
第8页39
