CLC006
输出上升和下降时间
输出负载电容可显著影响输出上升
时间和下降时间。负载电容，寄生或其他 - 效果
明智的，可以通过将输出反向匹配减压
电阻靠近输出引脚和最小化所有在互连
necting走线长度。
图13
显示了上升时间的影响
跨越一个150Ω负载并联负载电容。
10008416
图13.上升时间对C
L
PCB布局建议
印刷电路板布局影响的表现
CLC006 。以下指南将实现令人满意帮助
工厂设备的性能。
使用一个接地层或电源/接地层的三明治
设计，以获得最佳的性能。
用0.01 μF独石陶瓷旁路设备电源
电容并联一个6.8 μF的钽电解
从电容器的距离不得超过0.1“ （ 2.5毫米）
设备的电源引脚。
提供短期，对称地返回路径为：
—
输入，
—
电源旁路电容器和
—
输出负载。
提供短路，接地保护线设
—
包装件的中心线下，
—
0.1“ （2.5毫米）从封装引脚
—
两个顶部板和底部连接
过孔。
9
www.national.com
