功能概述
1.4前向纠错
在MT312包含FEC块启用错误
校正的DVB-S和DSS传输。该
维特比解码器块可以解码的卷积
用率1/2，2/3 ， 3/4 ， 5/6 ， 6/7或7/8的代码。该
块功能自动同步，自动
IQ相位分辨率和自动码率
检测。 128的回溯深度为
更好的性能，在高码率，并且内置
同步算法允许维特比解码器
锁定到的信号具有非常差的信号与噪声
比。维特比误码率监测提供了一种
表示在QPSK的输出的误差率。
在维特比译码器的24位错误计数寄存器
允许在QPSK的输出的比特误差率
解调器来进行监测。 24位误码
计数寄存器中的里德 - 所罗门解码器允许
维特比输出的误码率进行监测。该
16-bit
无法纠正的
包
计数器
收益率
关于输出分组错误率信息。这些
三台显示器和QPSK SNR寄存器允许
该设备及其个别的性能
组件，例如QPSK解调器和
维特比解码器，可以通过广泛的监测
外部微处理器。
帧/字节对齐模块配备了尖端的
同步算法，以确保可靠的恢复
DVB和DSS的框架下，最差的数据流
发生信号的条件。在解交织器使用导通
片内RAM ，并与DVB和DSS兼容
算法。
里德 - 所罗门解码器的截短版本
的（255， 239 ）的代码。码块大小为204，用于
DVB和146的DSS 。该解码器提供的计
不可纠正的块以及该数
比特差错的数量校正。后者给出了一个
MT312
指示的位误码率中的的输出
维特比解码器。
在DVB模式，频谱解加扰，进行
与DVB特定网络阳离子兼容。该网络最终
输出是并行或串行的传输数据流;
分组同步;数据时钟;和一个块错误信号。该
数据时钟可在软件控制下被反转。
1.4.1.1维特比错误计数测量
推定的比特错误率的输出的方法
在QPSK的块中的维特比已经提供
解码器。输入的数据位流被延迟
与比较再编码和凿孔
版本解码的比特流，以获得的计数
误差见图4 - 维特比框图。
该测量系统具有可编程
寄存器，以确定数据位的数目（在
错误计数周期）在其计数是
记录下来。读寄存器指示错误计数
产生一个中断可以产生通知
主微处理器，一个新的计数是
可用。
三个寄存器的VIT ERRPER H- M- L组是
用数据比特的所需数量（编程
错误计数周期）（ VIT ERRPER [23： 0]）。实际
值是四次VIT ERRPER [23：0 ] 。的计
在这个期间发现的错误由加载
MT312到寄存器的VIT ERRCNT H- M-L的三重奏
当位计VIT ERRPER [23：0 ]被达到。在
一个中断的IRQ产生的同时
线。设置了IE的FEC [2]中所述的IE的FEC寄存器位
使能中断，请参阅第32页的阅读
寄存器不清零VIT ERRCNT [23： 0]，它是唯一的
加载错误计数。
维特比
解码器
数据比特流
维特比
编码器
延迟
COMP
错误计数
图4 - 维特比框图
11
