MT88E39
数据表
解调
数据
（内部信号）
字N
7
停止
开始
0
1
2
WORD N + 1
3
4
5
6
t
RL
7
停止
DR （数据就绪）
CMOS
t
DDS
产量
t
DDH
DCLK （数据时钟） *
施密特输入
数据输出
6
7
1/f
DCLK1
0
1
2
3
字N
4
5
6
7
0
字n - 1
*前后DR下降沿的DCLK输入必须为低
DCLK清除DR
DCLK不明确DR ，所以DR低的最长时间（1/2位时）
图12 - 串行数据接口时序（模式1 ）
14
卓联半导体公司
