MT90812
引脚说明
针＃
64针
MQFP
1
2-11
12
68针
PLCC
25-26
27-36
37
名字
描述
超前信息
NC
A0 - A9
DS / RD
无连接。
地
地址0 - 9 （输入） 。
当选择非复用的CPU总线，这些线
提供A0 - A9地址线IDX内部存储器。
数据选通/读取（输入） 。
对于摩托罗拉的复用总线操作，这种主动
在CS为高电平DS投入工作，使读取和写入操作。
摩托罗拉非复用CPU的总线操作，该输入是DS 。这个低电平有效
与CS相结合的输入工作，使读取和写入操作。
对于Intel /国家复用总线操作，此输入RD 。这个低电平有效
输入设置的数据总线（ AD0 - AD7 ）为输出。
13
38
R / W \\ WR
读/写\\写（输入） 。
如果非复用和摩托罗拉的复
公交车，该输入为读/写。此输入控制数据总线的方向
线（ AD0 - AD7 ）在微处理器访问。
对于Intel /国家复用总线，此输入WR 。这个低电平有效信号
CON科幻居雷什的数据总线（ AD0 - AD7 ）作为输入。
CS
AS / ALE
IM
片选（输入） 。
低电平输入使微处理器读或写
内部存储器。
地址选通或锁存使能（输入） 。
这仅输入，如果是使用复用
总线通过IM输入引脚选择。
CPU接口模式（输入） 。
如果高，这种输入设置该设备的复用
微处理器模式。如果这个输入端接地，该装置将恢复非
多路CPU接口。
数据确认（开漏输出） 。
此低电平有效输出指示
该数据总线传输完成。一个规格为10Mohm上拉电阻需要在这
输出。
中断请求输出（开漏输出） 。
此低电平有效输出的NotI网络上课
的中断请求的控制微处理器。它变低，只有当
在中断使能寄存器的位进行编程，以确认源
的定义在中断状态寄存器的中断作为德网络连接。
无连接。
地
地面上。
14
15
16
39
40
41
17
42
DTA
18
43
IRQ
-
19
20-27
44
45
46-53
NC
VSS5
AD0 - AD7
数据总线（双向） 。
这些引脚提供微处理器访问
内部存储器。在复用总线模式下，这些引脚还提供了输入
地址到内部地址锁存电路。
VSS1
TEOP
地面上。
发送数据包（输入）结束。
这是由HDLC产生一个选通脉冲
期间的闭合佛罗里达州股份公司的最后位的控制器芯片，用于一个位周期
发送数据包。
接收数据包（输入）结束。
对于接收的数据包通常会被终止
当HDLC控制器断言REOP选通为一个位周期，一个位时间
当接收到收盘FL AG后。
发送时钟使能（输出） 。
HDLC的发射机由IDX-控制
产生发送时钟使能信号， TXCEN 。
接收时钟使能（输出） 。
HDLC接收由IDX-控制
产生接收时钟使能信号， RXCEN 。
28
29
54
55
30
56
REOP
31
32
57
58
TXCEN
RXCEN
4
