CY29976
描述
该CY29976集成了一个锁相环，提供低偏移
与低抖动时钟输出的高性能microproces-
感器。四个输出三个独立的银行，以及一个
独立的PLL反馈输出， Fb_out分别提供例外
tional灵活性，可能的输出配置。该PLL是
确保稳定的操作给定的压控振荡器构成为
在200 MHz至480 MHz的运行。这允许一个宽范围
输出频率高达to125兆赫。
相位检测器输入的参考时钟进行比较的
外部反馈输入。正常工作时，所述外部
反馈输入， FB_IN ，被连接到所述反馈输出，
Fb_out分别。内部压控振荡器的输入端的倍数运行
基准时钟由FB_SEL设定（0 ：2）和VCO_SEL选择Input
看跌期权，是指频率表。 VCO的频率是再
表2中。
VCO_SEL
0
0
0
0
1
1
1
1
SELA1
0
0
1
1
0
0
1
1
SELA0
0
1
0
1
0
1
0
1
QA
VCO/4
VCO/12
VCO/8
VCO/24
VCO/2
VCO/6
VCO/4
VCO/12
SELB1
0
0
1
1
0
0
1
1
SELB0
0
1
0
1
0
1
0
1
QB
VCO/4
VCO/12
VCO/8
VCO/20
VCO/2
VCO/6
VCO/4
VCO/10
SELC1
0
0
1
1
0
0
1
1
SELC0
0
1
0
1
0
1
0
1
QC
VCO/16
VCO/4
VCO/12
VCO/8
VCO/8
VCO/2
VCO/6
VCO/4
分频，以提供所需的输出频率。
这些分压器由SELA （0,1）， SELB （0,1）， SELC （0,1）设
选择输入，请参阅
表2
下文。对于有些情况是在VCO
需要在相对低的频率下运行，因此可能不
是稳定的，断言VCO_SEL低分割的VCO频率
2.由这将保持理想的输出关系，而是将
提供增强的PLL锁定范围。
该CY29976也能够提供反向输出的
时钟。当INV_CLK被置为高电平， QC2和QC3输出
放时钟被反相。这些时钟可以被用作馈
背面输出到CY29976或第二锁相环装置gen-
中心提供全方位的早期或晚期时钟的具体设计。这种反转
不影响输出到输出偏斜。
文件编号： 38-07413修订版**
第10 3
