CS5373A
曼斯规格较BUF ±输出，
但与外部高得多的灵敏度
装载。过度的电阻性或电容性负载
荷兰国际集团就OUT ±销会降低模拟
在测试DAC的性能特性
所有工作模式。
该OUT精度±输出为二优化
到CS3301A / CS3302A矩形连接
放大器的差分输入，具有非常
高输入阻抗。这些放大器在 -
CLUDE引脚控制的输入多路复用器
内置差分端接之间切换
重刑噪音测试和两个外部差分
输入。一个外部输入通常dedicat-
编到传感器的测量，另一个
测试的电子通道。
在OUT输出±所有操作启用
除了调制模式tional模式
（模式0 ） ， “AC BUF中只有”模式（模式3 ）
和睡眠模式（ MODE 7 ） 。在这些模式
在OUT ±引脚为高阻抗。
7.4 DAC BUF ±缓冲输出
测试DAC BUF ±引脚缓冲differen-
用于测试外部传感器TiAl基模拟输出
如地震检波器和水听器。该缓冲的
ERED产出减少光谱性能
ifications与OUT输出±相比，
但对外部负载不敏感。
该BUF ±输出的所有操作 - 启用
人的模式，除了调制模式（ MODE 0 ）
“AC OUT只有”模式（模式2 ）和睡眠
模式（模式7）。在这些模式中的BUF ±
引脚为高阻抗，以确保它们不会
在正常使用的传感器操作干扰
数据采集。
为传感器的阻抗的测试中，需要对
把匹配的串联电阻之间的
BUF ±输出和差动传感器。同
已知的串联电阻和一个已知的DC differ-
无穷区间源电压，传感器电阻
从测按比例计算
在传感器sured电压降。
7.5 DAC CAP ±连接
该CS5373A测试DAC需要一个10 nF的C0G
型电容器进行差分连接
整个CAP ±引脚。该电容产生
内部抗混叠滤波器来消除高频
从OUT ±和BUF ±模拟信号昆西
日志输出，并有助于保持稳定
低功率的
Σ
DAC电路。
一个齿轮， NPO或类似的高品质电容
所需的第
±
因为其他电容
类型，如X7R的，不具有所需的
线性度。用一个劣质电容
CAP ±将显著降低THD perfor-
曼斯测试DAC AC操作模式。
7.6模拟差分信号
差动AC测试信号输入和输出的
CS5373A包括两个半部以相等但
相对幅值变化大约一个共同
模电压。满量程5 V
PP
迪FF erential
在-0.15 V共集中交流信号
模电压会：
SIG + = -0.15 V + 1.25 V = 1.1 V
SIG- = -0.15 V - 1.25 V = -1.4 V
SIG +是+ 2.5V相对显
对于相反的情况：
SIG + = -0.15 V - 1.25 V = -1.4 V
SIG- = -0.15 V + 1.25 V = 1.1 V
SIG + -2.5 V相对于显
所以总的摆动SIG +相对于SIG-是
(+2.5 V) - (-2.5 V) = 5 V
pp
差。类似
计算可以为SIG-相对于完成
SIG + 。要注意这一点很重要，一个5 V
pp
DIFFER-
在-0.15 V共集中无穷区间信号
模电压不超过1.1 V与重
SPECT到地面，并不会低于-1.4 V
相对于地在任一半。根据定义
化，差分电压测量
相对于对面的一半，而不是相
地面上。一个电压表测量差异
SIG +和SIG-在上面的例子之间
将正确读取1.767 V
RMS
或5 V
pp
.
30
DS703F1
