CS5373A
差分交流测试信号出了CS5373A的
由两半部分以相等但方向相反的
幅度，改变围绕共同模式
电压。满量程5 V
PP
差分AC显
最终集中在-0.15 V共模电压
年纪都有：
SIG + = -0.15 V + 1.25 V = 1.1 V
SIG- = -0.15 V - 1.25 V = -1.4 V
SIG +是+ 2.5V相对显
对于相反的情况：
SIG + = -0.15 V - 1.25 V = -1.4 V
SIG- = -0.15 V + 1.25 V = 1.1 V
SIG + -2.5 V相对于显
所以总的摆动SIG +相对于SIG-是
(+2.5 V) - (-2.5 V) = 5 V
pp
差。类似
计算可以为SIG-相对于完成
SIG + 。
要注意这一点很重要，一个5 V
pp
迪FF erential
在-0.15 V共模信号中心
电压不超过1.1 V相对于
地面和不会低于-1.4 V与再
SPECT到地面上的任何一半。根据定义，
差分电压测量与重
SPECT到对面的一半，而不是相对于
地面上。一个电压表测量差异
SIG +和SIG-在上面的例子之间
将正确读取1.767 V
RMS
或5 V
pp
.
5.2.2
AC共模
最终AC测试模式（ MODE 6 ）使
调制器和交流测试电路，以建立一个
匹配AC共模模拟信号
共模抑制比的测试测量信道的。在
模式6中，这两组模拟输出（ OUT和
BUF ）
被启用。有没有交流共
模式输出的1/64衰减器设置。
毛泄漏的传感器信道可以是
通过施加一个满量程交流共同检测
模式信号。如果有一个显著差
由于传感器泄漏的不匹配，在信道
年龄时，AC共模信号将CON组
verted以可测量的微分信号
的基频。
5.2.3
DAC稳定性
对于CS5373A的低功耗
Σ
DAC架构设计师用手工
tecture保持稳定， TDATA输入位
流应该仅编码100赫兹或更低的
带宽的模拟信号。对于TDATA位
流频率超过100赫兹（对于应试
的PLE ， TBS冲动模式） ，编码的扩增
突地必须降低-20 dB以下的满量程
以保证稳定性。
如果CS5373A的低功耗
Σ
DAC architec-
TURE变得不稳定，持续性升高
噪声将出现在模拟输出
和AC线性度会很差。要恢复stabil-
性，将CS5373A进入掉电或
睡眠模式并重新启动CS5378考位
放置CS5373A前流发生器
回到电源测试模式。
5.3直流测试模式
直流测试模式可以使调制器和直流
测试电路制造精密电平移位
和缓冲电压基准的版本
输入精密直流共模和DC
差分模拟输出。绝对准确
直流试验模式的活泼高度依赖
上的参考电压进行的绝对精度
ENCE输入电压。
5.3.1
DC共模
第一DC测试模式（模式4 ）使
调制器和DC测试电路，以建立一个
匹配的DC共模模拟输出
电压增益为基准测量
DS703F1
OUT +
OUT-
最大
2.5 Vpp的
常见
模式
CS5373A
MODE 6
BUF +
缓冲器消耗
最大
2.5 Vpp的
常见
模式
图11. AC共模
24
