CS5364
4.4
主机和从机操作
CS5364操作取决于两个时钟是同步地从MCLK得出： SCLK和LRCK / FS 。
SEE
第22页的第4.5节
为SCLK的详细描述和LRCK / FS 。
该CS5364都可以作为主时钟或从时钟相对于SCLK和LRCK / FS 。在Mas-
器模式下， CS5364导出SCLK和LRCK / FS同步地从MCLK和输出来自
时钟在SCLK引脚（引脚25 ）和LRCK / FS引脚（引脚24 ） ，分别。在从模式下， SCLK和
LRCK / FS是输入，并且输入信号必须同步地来自于MCLK由一个单独的设备
如另一CS5364或微控制器。
图8
说明SCLK和LRCK / FS的时钟流
主机和从机模式。
主/从操作是通过M1和M0引脚的设置控制在单机模式或
由M [ 1 ] ，并在全局配置模式控制寄存器中的控制端口模式M [ 0]位。看
页第4.6节
23
对于有关的M1和M0引脚或M [1]和M [ 0]位配置的详细信息。
作为ADC
时钟
主
SCLK
LRCK / FS
调节器
作为ADC
时钟
SLAVE
SCLK
LRCK / FS
调节器
图8.主/从时钟流
4.4.1同步多个设备
为确保在应用同步采样，其中多个ADC所使用的， MCLK和LRCK绝
是相同的系统中的所有设备的CS5364 。如果只有一个主时钟源是必要的，一种解决方案
就是将一个CS5364在主模式和从机的所有其他设备的一个主，如图所示
in
图9 。
如果需要多个主时钟源，一种解决方案是向所有时钟由同一个
外部源和时间的CS5364复位解除断言与MCLK的下降沿。这将确保
所有转换器开始在同一个时钟沿采样。
主
ADC
SCLK & LRCK / FS
Slave1
ADC
Slave2
ADC
Slave3
ADC
图9.主从时钟的多通道应用
DS625F2
21
