CDB5334/35/60
电路。模拟输入连接器是一个标准的FE-
男XLR与引脚2阳性， 3脚回报，而引脚
1盾。
R1，R5和C8组成该亲一个RC网络
国际志愿组织抗混叠滤波和最佳来源
阻抗为CS5334 ， CS5335 ， CS5360或
右声道输入。 R2，R3和C42重复此
函数为左声道。
空间一直留在评估板IN-
把保护二极管D1-D4上的右声道，
和D8 - D11，在左声道上，如图3所示。
这些二极管是可选的CS5334 ， CS5335 ，
和CS5360能够承受的输入电流
100mA
最大，
as
说
in
该
CS5334 / CS5335和CS5360数据表。在输出
把当前从在模拟中使用的运算放大器的滤波器
器评估板上是不是能够提供
电流超过100mA电流。输入保护二
颂建议，如果有一种可能性，即
超范围信号可在ADC被应用于IN-
把超出这一水平。看到应用程序
注意， "A / D转换器输入保护Techniques"
在1994年的Crystal半导体音频DA-
tabook 。
模式和位为CS8402A ;切换defini-
tions和SW2为默认设置中列出
表4和5的数字输出被设置在一个
通过隔离变压器和一个RCA连接器
光发射机。欲了解更多详细信息
在CS8402A和数字音频的标准，
看到CS8401A / CS8402A的数据表。
串行输出接口
设置在HDR2串行输出接口，
如图6所示当SMODE1和
SMODE2跳线，在表2中所定义，被设置为
的MASTER位置， MCLK ， SCLK ， LRCK ，
SDATA和FRAME信号输出。当
在SMODE1和SMODE2跳线都在
从位置， MCLK ， SDATA和FRAME
是输出，而SCLK和LRCK变成同
放。因此，在从模式下， SCLK和
LRCK信号必须从外部进行衍生
MCLK运行ADC。所有信号都缓存在
为了分离来自外部circuit-变换器
RY 。信号缓冲由74HCT243提供
收发器（ U10）和一个74HCT541缓冲液（ U11） 。
ALTERA PLD和峰值信号
LEVEL LEDS
Altera公司的EPM7128可编程逻辑器件
（PLD），如图8所示，被设计为支持
评估板上的三大特点。首先，
它会自动配置CS8402A和Transmit
之三，接受选择用于数字接口格式
在CS5334 ， CS5335 ， CS5360还是。第二，在PLD
提供128倍Fs的主时钟CS8402A 。
第三，它解码并更新峰值信号电平
（ PSL ）位，提供有关资料扩增
突地输入信号。
CS5334 ， CS5335 ， CS5360和A / D
转换器
该CS5334 ， CS5335 ， CS5360和A / D转换器
示于图4。这些devic-的说明
西文中包含的CS5334 / CS5335和CS5360
数据表。
CS8402A数字音频接口
图5示出的电路为CS8402A dig-
ITAL音频接口发射器。该CS8402A可
实施AES / EBU ， S / PDIF ，以及EIAJ -340 IN-
terface标准。该数字接口格式
（ DIF）的发射机被自动设定为
匹配选择用于CS5334 ， CS5335的格式
或CS5360 （ DIF的选择由DIF1和
DIF0开关SW1上，如表3中所定义的） 。
SW2提供了8个DIP开关来选择不同的
DS194DB3
CS8402A格式配置
该CS5334 ， CS5335 ， CS5360和支持3
数字接口格式的主机和从机
配置。 0格式对利培有效数据
荷兰国际集团SCLK的边缘。该CS8402A变送器
没有相应的模式匹配格式0 ，
3
