CS5321/22
AINR - 模拟输入粗糙， PIN码10
允许一个非线性电流绕过它，如果允许主外部抗混叠滤波
发生的，会导致在该调制器的谐波失真。请参阅系统
连接图以及数据表的模拟输入和参考电压节
推荐使用这种针。
VREF + - 正参考电压输入， 5脚
该引脚接受外部4.5 V基准电压。
VREF- - 负参考电压输入， 6脚
该引脚接地。
数字输入
MCLK - 时钟输入，引脚20
一个CMOS兼容的时钟输入到该引脚（标称1.024兆赫）提供了必要的
时钟为A / D转换器的调制器和数据输出部分的动作。 MCLK是
通常由CS5322的供给
则msync - 调制器同步， 25 PIN
从低到高的水平上输入这个过渡将重新初始化CS5321 。则msync重置
除法器 - 计数器，从与定时的CS5321对齐MDATA输出位流
里面的CS5322 。
OFST - 胶印， 28 PIN
当高，增加了大约投入100 mV的参考偏移，以保证任何零
输入极限环的带外（如果存在） 。当低，零点偏移加。
LPWR - 低功耗模式下，引脚27
的CS5321功耗可从55毫瓦其标称值降低至30毫瓦
在下列条件下：
LPWR = 1; MCLK = 512千赫， HBR = 1 ;或LPWR = 1; MCLK = 1.024兆赫， HBR = 0
HBR - 高比特率， 26脚
无论选择
1
4
MCLK （HBR = 1）或
1
8
MCLK （HBR = 0），该调制器的采样时钟。
数字输出
MDATA - 调制器的数据输出，引脚18
数据将在256千赫的比特率被呈现在一比特的串行数据流（HBR = 1）或
128千赫（ HBR = 0 ）与MCLK工作在1.024兆赫。
MDATA - 调制器的数据输出，引脚17
逆MDATA输出。
MFLG - 调制器标志， PIN码24
从低到高的电平信号过渡的CS5321调制器是不稳定的，由于一个
超量程模拟输入
30
DS454F3
