S5320 - PCI匹配制造商：电气特性
版本5.03 - 2006年6月14日
数据表
时序特定网络阳离子
PCI时钟规格
表5总结交流特色的PCI总线信号，因为它们适用于S5320 。之后的数字
表5显示直观的时序关系。
表5.功能操作范围
(V
CC
= 3.3V ± 5 ％ ， 0 ° C至70 ° C，对最大输出为50 pF负载， 0 pF负载为MIN ）
符号
参数
民
最大
单位
笔记
T
CYC
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
注意事项：
时钟时间
CLK高电平时间
CLK低的时间
上升时间（ 0.2
V
CC
0.6
V
CC
负载）
下降时间（ 0.6
V
CC
0.2
V
CC
负载）
CLK在信号有效的延迟（公共汽车信号）
CLK在信号有效的延迟（点至点信号）
FL燕麦主动延迟
积极为FL燕麦延迟
边缘设置上升
从PCI时钟上升沿举行
30
11
11
1
1
2
2
2
-
7
0
-
-
-
4
4
11
12
-
28
-
-
ns
ns
ns
V / ns的
V / ns的
ns
ns
ns
ns
ns
1
1
1,2
3
3
4
4
1.上升和下降时间都在V / ns的测量边沿速率方面的规定。此摆率跨过最小峰至峰部碰到
时钟波形，如图1 。
2.最短时间是0 pF的等效负载进行评估;最大的时间评估了50 pF的等效负载。
3.为了主动/浮法定时测量的，为Hi-Z或"off"状态被定义为当通过所述的COM的总电流输送
分量引脚小于或等于所述漏电流规格。
4.参见图3中的定时测量条件。
图1. PCI时钟时序
t
1
0.6V
CC
0.2V
CC
t
3
V
IH2
t
2
TCL
0.6V
CC
0.2V
CC
t
4
AMCC机密和专有
DS1656
145
