S5320 - PCI匹配制造商：直通操作
版本5.03 - 2006年6月14日
数据表
DXFR ＃
DXFR ＃是一个信号，即是活性期间的周期即
数据传输可以发生。它的目的是为
用于控制选通脉冲（例如，写使能，读
使能） ，并且可以是一个标志递增到下一个
一阵期间解决。
如果等待状态，一直在编程， DXFR ＃不会
去激活状态，直到被执行后，所有的等待。
需要注意的是断言PTWAIT ＃插入用户自定义initi-
ated等待状态导致的暂停
内部编程等待状态计数器。
主动模式图和说明
把这个周期是一个等待状态，因为PTWAIT ＃是
有效（低电平） ，在时钟4的上升沿。
时钟5 ：
这是自PTWAIT ＃是一个等待状态
有效（低电平） ，在时钟5的上升沿。
时钟6 ：
PTWAIT ＃是无效（高）在上升
6时钟边缘，所以DXFR ＃被驱动为有效（低） indi-
一条提示的数据传输。 PTATN ＃驱动为无效（高）
表示直通连接就完成了。
时钟7 ：
DXFR ＃为有效（低电平）时的上升沿
这个时钟使附加装置必须锁定了PCI
在这个时钟的上升沿数据。 PTBE ＃驱动
至FH显示所有4个字节都被访问。
PTNUM和PTWR可能改变状态，因为密码
直通连接就完成了。
时钟8 ：
PTBE ＃可能会改变状态。
图73显示了一个编程零等待状态传输
FER ，其中的循环开始和循环结束
由外部设备控制延迟
PTWAIT ＃ 。
时钟1 ：
在S5320驱动PTATN ＃有效（低电平） ， indi-
一条提示PCI开始到用户自定义的数据传输。
PTBE [3：0 ]和PTNUM [1：0 ]被驱动到其appro-
priate值，这种转移。 PTWR驱动为高电平
指示PCI写。
时钟2 ：
这是自PTWAIT ＃是一个等待状态
有效（低电平） ，在时钟2的上升沿。
时钟3 ：
PTWAIT ＃是无效（高）在上升
时钟3的边缘，这个周期是地址阶段：
PTADR ＃驱动为有效（低电平）和地址值
当前事务被驱动到DQ总线。
时钟4 ：
PTADR ＃是活跃的（低）的上升沿
这个时钟，这样的附加装置必须锁定了PCI
解决此时钟的上升沿。在S5320
图74示出了单个数据相的32位有效
模式的PCI写有PTADR ＃启用。
主动模式突发周期
PTBURST ＃表示该附加装置的
电流传输将包含一个以上的数据
阶段。该附加装置检测到爆的结束
当S5320拉高PTBURST ＃ 。期间
主动模式的PCI突发读取， PTBURST ＃被拉高
当有左传输一个或多个数据字。能很好地协同
荷兰国际集团的主动模式的PCI突发写入， PTBURST ＃
无效状态指示之后的当前数据字的
转，将有向左传输一个数据字。
图75显示了主动模式的PCI突发写入与
0编程等待状态。加载项器件所
曳PTWAIT ＃断言等待状态，在上图
按需的基础。 PTADR ＃已编程
被禁用。
132
DS1656
AMCC机密和专有
