位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第512页 > CS42418-DQZR > CS42418-DQZR PDF资料 > CS42418-DQZR PDF资料2第48页
CS42418
6.7
时钟控制（地址06H ）
6
RMCK_DIV0
5
OMCK FREQ1
4
OMCK FREQ0
3
PLL_LRCK
2
SW_CTRL1
1
SW_CTRL0
0
FRC_PLL_LK
7
RMCK_DIV1
6.7.1
RMCK DIVIDE （ RMCK_DIVX ）
默认值= 00
功能：
除法/乘以内部MCLK ，无论是从PLL或OMCK ，由所选择的因素。
RMCK_DIV1 RMCK_DIV0
0
0
1
1
0
1
0
1
描述
除以1
除以2
除以4
乘以2
表9. RMCK分频器设置
6.7.2
OMCK频率（ OMCK FREQX ）
默认值= 00
功能：
设置适当的频率来提供的OMCK 。
OMCK FREQ1 OMCK FREQ0
0
0
1
1
0
1
0
1
描述
11.2896 MHz或12.2880 MHz的
16.9344 MHz或18.4320 MHz的
22.5792 MHz或24.5760 MHz的
版权所有
表10. OMCK频率设置
6.7.3
PLL锁定到LRCK （ PLL_LRCK ）
默认值= 0
0 - 禁用
1 - 启用
功能：
当启用时， CS42418的内部PLL锁定到ADC的串行端口的ADC_LRCK
（ ADC_LRCK ），而ADC_SP处于从模式。
48
DS603F1
