位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第512页 > CS42418-DQZR > CS42418-DQZR PDF资料 > CS42418-DQZR PDF资料1第47页
CS42418
6.6.4
插值滤波器选择（ FILT_SEL ）
默认值= 0
功能：
该功能允许用户选择DAC插值滤波器是否具有为快或慢滚降。
对于滤波特性，请参见
第10页上的“D / A数字滤波器特性” 。
0 - 快速滚降。
1 - 慢摇断。
6.6.5
高通滤波器FREEZE （ HPF_FREEZE ）
默认值= 0
功能：
当此位被置位，内部高通滤波器所选通道将被禁用。趋势/涌流
DC偏移值将被冻结，并继续从转换结果中减去。看
“A / D Dig-
第8页ITAL过滤器特性“ 。
6.6.6
DAC的串行端口主/从选择（ DAC_SP M / S）
默认值= 0
功能：
在主控模式下， DAC_SCLK和DAC_LRCK的输出。内置分频器将分主
时钟产生串行时钟和左/右时钟。在从模式下， DAC_SCLK和DAC_LRCK
变为输入。
如果DAC_SP处于从模式， DAC_LRCK必须存在器件正常工作。
6.6.7
ADC的串行端口主/从选择（ ADC_SP M / S）
默认值= 0
功能：
在主控模式下， ADC_SCLK和ADC_LRCK的输出。内置分频器将分主
时钟产生串行时钟和左/右时钟。在从模式下， ADC_SCLK和ADC_LRCK
变为输入。
如果ADC_SP处于从模式， ADC_LRCK必须存在器件正常工作。
要使用PLL锁定ADC_LRCK的ADC_SP必须处于从模式。当使用PLL来
锁定LRCK ，如果ADC_SDOUT被配置成时钟由ADC_SP ，既ADC_SCLK和
ADC_LRCK必须存在。如果ADC_SDOUT被配置成由DAC_SP的时钟，只有
ADC_LRCK信号必须应用。
DS603F1
47
