数字交换特征线IDL模式
（ VDD = 2.7 3.6 V ， TA = - 40至+ 85°C ， CL = 150 pF的，参见图5和注1 ）
REF 。
号
31
32
33
34
35
36
37
38
39
40
41
特征
连续IDL同步之间的时间
持有IDL SYNC的时间下降IDL CLK的上升沿后
IDL SYNC的建立时间之前下降沿IDL CLK
IDL时钟频率
IDL时钟脉冲宽度高
IDL时钟脉冲宽度低
数据有效的IDL IDL RX CLK的下降沿之前
数据有效的IDL RX降IDL CLK的上升沿后
落IDL CLK的边沿到高阻的IDL TX
IDL CLK为低-Z和数据的上升沿有效的IDL TX
瑞星IDL CLK到数据的边缘上有效IDL TX
20
60
256
50
50
20
75
10
10
—
民
注2
—
—
4096
—
—
—
—
50
60
50
ns
ns
千赫
ns
ns
ns
ns
ns
ns
ns
最大
单位
注意事项：
1.测量是从在该逻辑信号达到保证的最小或最大的逻辑电平的点上进行。
2.在IDL的模式下，发送和接收的8位PCM字B1通道期间被访问，或者发送和接收的8位PCM字
B2通道中被访问，如图5中所示的IDL访问必须发生在8 kHz的速率（ 125
s
间隔）。
31
空闲SYNC
（FST）的
32
33
32
35
1
2
3
4
5
36
40
41
MSB CH1，CH2， CH3 ST1 ST2 ST3 LSB
38
37
37
MSB CH1，CH2， CH3 ST1 ST2 ST3
最低位
6
7
8
9
10
39
41
40
MSB CH1，CH2， CH3 ST1 ST2 ST3 LSB
38
39
11
12
13
14
15
16
17
18
19
1
2
34
IDL时钟
（ BCLKT ）
IDL TX
（ DT ）
IDL RX
（ DR ）
MSB CH1，CH2， CH3 ST1 ST2 ST3 LSB
图5. IDL接口时序
摩托罗拉
MC145481
17
