长帧同步
长帧同步是对一种类型的行业名称
时钟格式控制所述PCM数据的传送
话。 （参见图2a ）。在' '帧同步''或' '启用'是
用于两个特定的同步功能。第一种方法是
同步的PCM数据字的传输，并且第二个是
控制内部模拟 - 数字和数字 - 模拟
转换。术语''同步''指的是同步功能
chronizing PCM数据字的复用的或离开
串行PCM数据总线，其也被称为一个PCM高
方式。术语' '龙' '来自帧的持续时间
测量PCM数据时钟周期同步。长帧同步
当帧同步被直接用作发生定时
PCM数据输出驱动使能。这导致在PCM输出
放要低阻抗与发射的上升沿
帧同步，并且剩余的低阻抗的时间
同步的发射帧。
长帧同步的实施，维护
兼容性和经过优化的外部时钟SIM-
起见。这个优化包括PCM数据输出去
与发送帧的逻辑与低阻抗
同步（FST）的与所述发送数据位时钟（ BCLKT ） 。了选购
timization还包括PCM数据输出（ DT）的其余
直到LSB （七年半，中间低阻抗
PCM数据时钟周期） ，或者直到FST引脚被拉低，
为准过去。这需要帧同步是
大约用的起始上升沿对齐
PCM数据字传输，但在帧同步不具有
为PCM数据字的结尾精确定时要求
传输。该设备可识别长帧同步时钟
当帧同步保持高为两个连续的下落
发送数据时钟的边缘。发送逻辑决定
在每个帧同步是否应该解释的下一个
帧同步脉冲的长或短帧同步。这DE-
Cision公司用于接收电路也。该装置是DE-
签署防止PCM总线争不容许的
PCM数据输出到去低阻抗用于至少两个帧
同步周期上电后或退出的时候
断电模式。
该装置的接收侧被设计成接受
相同的帧同步和数据时钟作为发送侧，并
能够锁存自身的发送PCM数据字。因此，
PCM数字交换机需要能够产生只有一个
通过使用两种类型的帧同步发送和接收节
该装置的系统蒸发散。
逻辑与的接收帧同步与接收
数据时钟告诉设备以启动锁存的8位串行
字到接收的下降沿数据输入
接收数据的时钟。内部接收逻辑计数重新
人为对象数据的时钟周期和PCM数据字传输到
在第九个数据的数字 - 模拟转换器定序
时钟上升缘。
这个装置是用四个数字接口模式兼容。
为了确保该设备不会重新编程本身的昼夜温差
同的定时模式，在BCLKR引脚必须改变逻辑状态
不超过每125少
s.
最小的PCM数据位时钟
频率为64 kHz的满足这一要求。
短帧同步
短帧同步是对类型的行业名称
时钟格式控制所述PCM数据的传送
话（参照图2b ） 。在' '帧同步''或' '启用'是
用于两个特定的同步功能。第一种方法是
同步的PCM数据字的传输，并且第二个是
控制内部模拟 - 数字和数字 - 模拟
转换。术语''同步''指的是同步功能
chronizing PCM数据字的复用的或离开
串行PCM数据总线，其也被称为一个PCM高
方式。术语' '短' '来自帧的持续时间
测量PCM数据时钟周期同步。短帧同步
当帧同步被用作'预同步发生定时
chronization '脉冲，用来告诉内部逻辑
时钟输出的PCM数据字下的完全控制
数据时钟。短帧同步举行高一下落
数据的时钟边沿。该器件的输出PCM数据字BE-
轧花与所述数据时钟的下一个上升沿。这
结果在PCM输出变低阻抗与利培
荷兰国际集团发送数据时钟的边缘，其余的低im-
pedance直到的LSB （ 7中间半PCM
数据的时钟周期） 。
该设备能够识别短帧同步时钟时，
帧同步保持高为一个且仅有一个下降沿
的发送数据时钟。发送逻辑决定各
帧同步是否应该解释的下一个帧同步
脉冲作为长或短帧同步。这一决定是使用
对于接收电路也。该装置被设计成防止
PCM总线争用不容许该PCM数据输出到
去低阻抗后的至少两个帧同步周期
通电或退出时的断电
模式。
该装置的接收侧被设计成接受
相同的帧同步和数据时钟作为发送侧，并
能够锁存自身的发送PCM数据字。因此，
PCM数字交换机需要能够产生只有一个
通过使用两种类型的帧同步发送和接收节
该装置的系统蒸发散。
接收数据时钟锁存高下降沿
在接收帧同步信号的输入逻辑电平告诉设备
启动锁存的8位串行字转换为接收数据输入的
在接收数据时钟的下一个8下降沿。
内部接收逻辑计算接收数据时钟
周期和传输的PCM数据字的数字 -
在上升数据的时钟边沿的模拟音序器自动对焦
器的LSB被锁存到器件。
这个装置是用四个数字接口模式兼容。
为了确保该设备不会重新编程本身的昼夜温差
同的定时模式，在BCLKR引脚必须改变逻辑状态
不超过每125少
s.
最小的PCM数据位时钟
频率为64 kHz的满足这一要求。
芯片间数字连接（ IDL ）
该芯片间数字连接（ IDL ）接口是两个一
标准同步2B + D ISDN接口的时序模式
与该设备是兼容的。在IDL模式下，单片机
副既可以在两个64 kbps的B信的沟通
内尔斯（参见图2c中对采样定时） 。在IDL模式
当BCLKR引脚保持高对两个或多个所选
FST （ IDL SYNC ）的上升沿。数字引脚控制
发送和接收的PCM字传输是重现
编程，以适应这种模式。受影响的引脚
FST ， FSR ， BCLKT ，DT和DR 。在IDL接口包括
四个引脚： IDL SYNC （ FST ） ， IDL CLK （ BCLKT ） ， IDL TX （ DT ） ，
和IDL RX （ DR ） 。在IDL接口模式提供了访问
同时发送和接收的PCM数据字具有共同
IDL同步和IDL时钟控制时钟。在这种模式下，
MC145481
8
摩托罗拉
