飞思卡尔半导体公司
系统接口单元（ SIU ）
在Iu使用32 ， 32位通用寄存器的源和目标操作数。通常情况下，它可以执行一个整数指令
每个时钟周期。在整数块中的每个元件的时钟，只有当有效数据是在数据队列中，并
准备就绪。这个保持装置的耗电量的绝对最小值。
核心被集成具有MMU以及指令和数据高速缓存。每MMU提供了32项，
完全关联的指令和数据TLB中，与多个页大小4 ，16， 512 ，和256字节和8个
兆字节。它支持8组保护16个虚拟地址空间。三个特殊的临时寄存器
支持软件表查找和更新操作。
指令高速缓冲存储器是四通，组相联的物理寻址。它允许在单周期访问
打与不加延迟的缺失。它具有每块四个字，使用支持四拍爆线连接LL
中的LRU （最近最少使用）替换算法。高速缓存可以被锁定在一个每高速缓存块为基础
关键应用的程序。
飞思卡尔半导体公司...
数据高速缓冲存储器是双向的，组相联物理寻址。它允许对命中单周期访问
有一个附加的时钟延迟缺失。它有每个高速缓存块四个字，支持连拍线连接使用LL
LRU更换。缓存可以被锁定在每块基础的关键应用程序。数据
缓存可以通过MMU进行编程，以支持复制回或直写式。高速缓存禁止模式
可以为每个MMU的页进行编程。
调试接口提供了调试功能，在不降低运行速度。该接口支持
6观察点引脚被用于检测软件的事件。四八个内部比较器的操作
在地址总线上的有效地址， 2操作的数据地址总线上的有效地址，并
2操作在数据总线上。芯可以使= ，
≠
， <和>的比较来生成观察点。每
观察点可以生成一个破发点，可以CON组fi gured在一个可编程的数字触发
事件。
1.3
系统接口单元（ SIU ）
萧在MPC859P / 859T / 859DSL系列集成了几乎所有的通用功能很有用
32位处理器体系。动态总线宽度允许8位，16位和32位外设和存储器的存在
在32位的系统总线模式。
萧也提供了电源管理功能，复位控制，递减器和时基。
内存控制器支持多达八个内存与银行无缝接口， DRAM ， SRAM ，
SSRAM ， EPROM ，闪存EPROM ， SDRAM ， EDO和其他外围设备与2个时钟周期访问
外部SRAM和爆棚的支持。它提供了可变块大小从32字节到256兆字节。该
内存控制器为0-30等待状态的每个存储体，并可以使用地址类型匹配
限定每个存储器组的访问。它提供四个字节使能信号，输出使能信号。和引导
芯片的选择可在复位。
DRAM接口支持的8位，16位和32位端口的尺寸。记忆银行可德网络定义的深处
256或512千字节或1 ，2，4 ，8，16 ，32，或64兆字节的所有端口的尺寸。上的存储深度可以是64和128个
字节为8位存储器或128和256兆的32位内存。 DRAM控制器支持
网页模式访问了阵阵内连续转让。该MPC859P / 859T / 859DSL支持无缝
接口到DRAM的一家银行，而外部缓冲器都需要额外的存储体。该
更新单元RAS之前提供CAS ，可编程定时刷新，在外部复位刷新活跃，
禁用刷新模式，最多可叠加7的更新周期。 DRAM接口采用了可编程状态
该机支持几乎所有的内存接口。
摩托罗拉
MPC859P / 859T / 859DSL的PowerQUICC 系列技术总结
欲了解更多有关该产品，
转到： www.freescale.com
7
