位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第462页 > ICS8534AY-01 > ICS8534AY-01 PDF资料 > ICS8534AY-01 PDF资料1第2页
ICS8534-01
低偏移， 1到22差分至3.3V的LVPECL扇出缓冲器
表1.引脚说明
数
1, 16, 17, 32,
33, 48, 49, 64
2, 3, 12, 13
4
5
6
7
8
9
10
11
14, 15
18, 19
20, 21
22, 23
24, 25
26, 27
28, 29
30, 31
34, 35
36, 37
38, 39
40, 41
42, 43
44, 45
46, 47
50, 51
52, 53
54, 55
56, 57
58, 59
60, 61
59
名字
V
CCO
nc
V
CC
CLK
NCLK
CLK_SEL
PCLK
NPCLK
V
EE
OE
nQ21 ， Q21
NQ20 ， Q20
nQ19 ， Q19
nQ18 ， Q18
nQ17 ， Q17
nQ16 ， Q16
nQ15 ， Q15
nQ14 ， Q14
nQ13 ， Q13
nQ12 ， Q12
nQ11 ， Q11
nQ10 ， Q10
nQ9 ， Q9
nQ8 ， Q8
nQ7 ， Q7
nQ6 ， Q6
nQ5 ， Q5
nQ4 ， Q4
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
动力
未使用
动力
输入
输入
输入
输入
输入
动力
输入
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
下拉
上拉/
下拉
上拉
下拉
上拉/
下拉
TYPE
描述
输出电源引脚LVPECL输出。
无连接。
核心供电引脚LVPECL输出。
非反相差分时钟输入。
反相差分时钟输入。拉到
2
/
3
V
CC
.
时钟选择输入。高电平时，选择PCLK ， nPCLK投入。
当低，选择CLK ， NCLK输入。 LVCMOS / LVTTL接口电平。
非反相差分LVPECL时钟输入。
反转差动LVPECL时钟输入。拉到
2
/
3
V
CC
.
负电源引脚。
输出使能。当逻辑高电平时，输出启用（默认） 。
当逻辑低电平时，输出被禁用，驱动差分低：
QX =低， nQx = HIGH 。 LVCMOS / LVTTL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
注意：
上拉和下拉
是指内部输入电阻。参照表2 ，
引脚特性，
为典型值。
IDT / ICS 3.3V的LVPECL扇出缓冲器
2
ICS8534AY -01 REV 。一2007年12月6日
