ICS853017
QUAD ， 1比1 ，差分至2.5V ， 3.3V ， 5V LVPECL / ECL接收器
初步
LVPECL
LOCK
I
NPUT
I
覆盖整个院落
该PCLKx / nPCLKx接受LVPECL ， CML ， SSTL等
差分信号。双方V
摇摆
和V
OH
必须满足V
PP
和
V
CMR
输入要求。
图2A至2E
显示接口
示例， HiPerClockS PCLKx / nPCLKx输入的驱动
最常见的驱动程序类型。输入接口建议
这里仅是例子。如果驱动程序是从其他供应商，
使用他们的终端建议。请与咨询
所述驱动器部件的供应商以确认驱动器端接
要求。
3.3V
3.3V
3.3V
R1
50
CML
ZO = 50欧姆
PCLK
ZO = 60欧姆
2.5V
2.5V
3.3V
R3
120
SSTL
ZO = 60欧姆
PCLK
R4
120
R2
50
ZO = 50欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
NPCLK
HiPerClockS
PCLK / nPCLK
R1
120
R2
120
F
IGURE
2A 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
CML
河
F
IGURE
2B 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
SSTL
河
3.3V
3.3V
3.3V
R3
125
ZO = 50欧姆
PCLK
ZO = 50欧姆
NPCLK
LVPECL
R1
84
R2
84
HiPerClockS
输入
ZO = 50欧姆
R5
100
C2
3.3V
3.3V
R4
125
3.3V
ZO = 50欧姆
LVDS
C1
R3
1K
R4
1K
PCLK
NPCLK
HiPerClockS
PC L·K / N PC LK
R1
1K
R2
1K
F
IGURE
2C 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL
河
F
IGURE
2D 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVDS
河
3.3V
3.3V
3.3V
3.3V LVPECL
ZO = 50欧姆
C1
R3
84
R4
84
PCLK
ZO = 50欧姆
C2
NPCLK
HiPerClockS
PCLK / nPCLK
R5
100 - 200
R6
100 - 200
R1
125
R2
125
F
IGURE
2E 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL
河流
AC - C
OUPLE
IDT
/ ICS
2.5V ， 3.3V ， 5V LVPECL / ECL接收器
8
ICS853017AM REV 。 B 2007年10月24日
