初步
集成
电路
系统公司
ICS853017
Q
UAD
, 1-
TO
-1
D
。微分
-
TO
-2.5V / 3.3V / 5V LVPECL / ECL
ECEIVER
TYPE
动力
输入
输入
输入
输入
输入
输入
输入
输入
动力
动力
产量
产量
产量
产量
下拉
上拉/
下拉
下拉
上拉/
下拉
下拉
上拉/
下拉
下拉
上拉/
下拉
描述
核心供电引脚。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。 V
CC
/ 2时默认悬空。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。 V
CC
/ 2时默认悬空。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。 V
CC
/ 2时默认悬空。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。 V
CC
/ 2时默认悬空。
偏置电压。
负电源引脚。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1 , 20
2
3
4
5
6
7
8
9
10
11
12, 13
14, 15
17, 18
19, 20
名字
V
CC
D0
nD0
D1
nD1
D2
nD2
D3
nD3
V
BB
V
EE
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
R
下拉
R
VCC/2
参数
输入下拉电阻
上拉/下拉电阻
测试条件
最低
典型
75
50
最大
单位
K
K
T
ABLE
3. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
D0:D3
0
1
0
1
偏见;注1
偏见;注1
ND0 ： ND3
1
0
偏见;注1
偏见;注1
0
1
Q0:Q3
低
高
低
高
高
低
输出
nQ0 ： nQ3 ，
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参考应用信息， "Wiring的差分输入接受单端Levels" 。
853017AM
www.icst.com/products/hiperclocks.html
2
REV 。一个2004年4月21日
