集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
F
EATURES
1 ： 1差分LVPECL到LVPECL / ECL缓冲
1 LVPECL时钟输出对
1差分LVPECL PCLK ， nPCLK输入对
PCLK ， nPCLK对可以接受以下
差分输入级： LVPECL ， LVDS ， CML
最大输出频率： >2.5GHz
部分到部分偏斜： 100ps的（最大）
传播延迟： 500PS （最大值）
附加相位抖动， RMS ： 0.03ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至5.25V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -5.25V至-2.375V
-40 ° C至85°C的工作环境温度
无铅封装，符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS853001是1：1的差分LVPECL-
到LVPE CLB用友FE randamemberofthe
HiPerClockS
HiPerClock S家庭高级Perfor的曼斯
从ICS时钟解决方案。该ICS853001
可用于再生的LVPECL时钟哪些
可能已经减弱，穿过一个长走线，或者也可以
被用作差分至LVPECL翻译。该differen-
TiAl基输入可以接受以下差分输入类型：
LVPECL ， LVDS和CML 。该装置还具有一个输出烯
能引脚用于调试/测试目的。当输出被禁用，
它驱动差分低（Q =低， NQ =高） 。该
ICS853001被打包在任何一个采用3mm x 3mm 8引脚TSSOP
或3.9毫米X 4.9毫米8引脚SOIC ，因此非常适合使用在
的空间-受限的板。
ICS
B
LOCK
D
IAGRAM
OE
P
IN
A
SSIGNMENT
Q
V
CC
Q
nQ
V
EE
Q
1
2
3
4
8
7
6
5
OE
PCLK
NPCLK
V
BB
LE
PCLK
nQ
NPCLK
ICS853001
8引脚TSSOP封装， 118万
采用3mm x 3mm X 0.95毫米包体
G封装
顶视图
V
BB
ICS853001
8引脚SOIC
3.90毫米X 4.90毫米X 1.37毫米包体
男包
顶视图
853001AG
www.icst.com/products/hiperclocks.html
1
REV 。一2005年1月29日
