初步
集成
电路
系统公司
ICS844256
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVDS
F
Characteristic低频
S
YNTHESIZER W
/I
NTEGRATED
F
ANOUT
B
UFFER
测试条件
125MHz的，整合范围：
1.875MHz - 20MHz的
20 ％至80％
最低
53.125
0.48
待定
待定
50
1
典型
最大
333.33
单位
兆赫
ps
ps
ps
%
ms
T
ABLE
6A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
t
JIT （ φ ）
t
SK （ O）
t
R
/ t
F
ODC
输出频率
RMS相位抖动（随机）
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
PLL锁定时间
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注2 ：此参数定义符合JEDEC标准65 。
T
ABLE
6B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
t
JIT （ φ ）
t
SK （ O）
t
R
/ t
F
ODC
输出频率
RMS相位抖动（随机）
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
20 ％至80％
125MHz的，整合范围：
1.875MHz - 20MHz的
测试条件
最低
53.125
0.44
待定
待定
50
1
典型
最大
333.33
单位
兆赫
ps
ps
ps
%
ms
PLL锁定时间
t
LOCK
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注2 ：此参数定义符合JEDEC标准65 。
844256AM
www.icst.com/products/hiperclocks.html
6
REV 。一2005年11月29日
