位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第505页 > ICS844001AG-21 > ICS844001AG-21 PDF资料 > ICS844001AG-21 PDF资料1第10页
ICS844001-21
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
初步
LVCMOS
TO
XTAL我
覆盖整个院落
该XTAL_IN输入可以接受单端LVCMOS信号
通过AC耦合电容器。一般的接口示意图
所示
网络连接gure 3 。
该XTAL_OUT脚可以悬空。该
输入边沿速率可为10ns慢。对于LVCMOS输入，它是
建议幅度从热火朝天地减少
一半摆动，以防止信号干扰的功率
轨，以及减少噪音。这种配置要求输出
驾驶员（罗）加串联电阻的阻抗（卢比）等于
传输线的阻抗。此外，匹配终端
在晶振输入将减弱一半的信号。这可以是
以两种方式之一进行。首先， R1和R2并联应等于
传输线的阻抗。对于大多数应用程序50Ω ， R1
和R 2可以是100Ω 。这也可以通过删除完成
R1和R2使50Ω 。
VDD
VDD
R1
Ro
Rs
ZO = 50
.1uf
XTAL_IN
ZO =反渗透+卢比
R2
XTAL_OUT
F
IGURE
3. G
ENERAL
D
IAGRAM FOR
LVCMOS
河
TO
XTAL我
NPUT
I
覆盖整个院落
3.3V LVDS
河
T
发芽
一般的LVDS界面如图
图4中。
在一个100Ω
差分传输线的环境中， LVDS驱动器需要
100Ω的整个接收器附近的一个匹配负载端接
输入。对于多路LVDS输出缓冲区，如果只有部分输出
使用时，建议以终止未使用的输出。
3.3V
3.3V
LVDS
+
R1
100
-
100欧姆差分传输线
F
IGURE
4. T
YPICAL
LVDS
河
T
发芽
IDT
/ ICS
INSERT产品名称
10
ICS844001AG - 21 REV 。一个2007年9月14日
