NT256S72V89A0G

256MB ： 32M X 72

UNBUFFERED SDRAM模块

32Mx72位一个银行无缓冲SDRAM模块

基于32Mx8 ， 4Banks ， 8K刷新， 3.3V同步DRAM与SPD

特点

l

l

168针无缓冲8字节双列直插式内存模块

针对PC133应用

- 时钟频率： 133MHz的

- 时钟周期： 7.5ns

- 时钟评估时间： 5.4ns

l

l

l

l

l

l

l

l

输入和输出是LVTTL （ 3.3V ）兼容

3.3V单电源

±

0.3V电源

单脉冲RAS接口

SDRAM的有4个内部银行

模块有1个物理BANK

完全同步的时钟上升沿

数据掩码字节读/写控制

自动刷新（ CBR）和自刷新

l

l

l

l

l

l

l

自动和控制预充电命令

可编程操作：

- CAS延迟： 2,3

- 突发类型：顺序或交织

- 突发长度： 1 ， 2 ， 4 ， 8

- 操作：突发读写或多个突发读取与

单写

挂起模式和掉电模式

分布在64毫秒刷新8192次

金触点

在TSOP II型封装的SDRAM

串行存在检测与写保护

描述

NT256S72V89A0G是无缓冲的168针同步DRAM双列直插式内存模块（ DIMM ），该组织为32Mx72

高速存储器阵列和被配置为一个32M X 72物理银行。在DIMM采用9 32Mx8的SDRAM在400mil TSOP II

包。在DIMM通过采用预取/管道混合结构可实现高达133MHz的高速数据传输率即

支持JEDEC 1N规则，同时允许非常低的突发功率。

所有的控制，地址和数据的输入/输出电路与所述外部提供的时钟输入的上升沿同步。

所有的输入被采样在每个外部提供的时钟（ CK0 ， CK2 ）的正边缘。内部工作模式由组合定义

of

RAS

,

CAS

,

WE

,

S0

/

S2

， DQMB和CKE0信号。指令译码器启动所需的时序为每个操作。 15位

地址总线上接受一个行/列多路安排的地址信息。

之前的任何访问操作，

CAS

延迟，突发类型，突发长度和突发式操作必须写入DIMM的

地址输入A0 -A9的模式寄存器设置循环过程中。在DIMM采用串行存在检测通过串行EEPROM使用实施

两针IIC协议。第128字节的串行数据的PD ，所用的DIMM的制造商。最后的128个字节是可用的

客户。

订购信息

速度

产品型号

组织

兆赫。

143MHz

NT256S72V89A0G-7K

133MHz

133MHz

NT256S72V89A0G-75B

32Mx72

100MHz

125MHz

NT256S72V89A0G-8B

100MHz

* CL = CAS延迟

2

2

2

2

3

2

3

2

3

2

3

2

3

2

3

金

3.3V

CL

3

吨RCD

3

吨RP

3

LEADS

动力

初步

09 / 2001

1

南亚科技股份有限公司保留更改产品和规格，恕不另行通知。

南亚科技股份有限公司。