P L I M I N A R
表2.信号说明
信号
同步DRAM
BA1–BA0
CLKMEMIN
—
—
O
I
银行地址
是SDRAM的银行地址总线。
SDRAM时钟输入
用于SDRAM时钟返回信号
最小化内部SDRAM时钟和之间的偏移
提供给SDRAM器件CLKMEMOUT信号。该信号
补偿的电路板设计中引入缓存和负载的延迟。
SDRAM时钟输出
是66 - MHz时钟提供时钟
信令同步DRAM器件。这个时钟可能需要
外部的低偏移缓冲器系统实现，导致
重装载于SDRAM时钟信号。
SDRAM地址
是SDRAM复用地址总线。
SDRAM数据总线
在SDRAM输入数据读取周期和输出
在SDRAM写周期的数据。
内存纠错码
包含了ECC校验
（综合征）位用于验证和纠正数据错误。
列地址选通
组合使用与SRASA-
SRASB和SWEA - SWEB到SDRAM命令类型进行编码。
SCASA和SCASB是设置在两个不同的引脚相同的信号
以减少连接到CAS的总负荷。
建议系统的连接：
SCASA的SDRAM银行0和1
SCASB对SDRAM的机组2,3
SCS3–SCS0
—
O
SDRAM芯片选择
是SDRAM的芯片选择输出。这些
信号被认定，以选择SDRAM器件的银行。该芯片级
选择信号使SDRAM器件进行解码的命令
通过SRASA - SRASB ， SCASA - SCASB和SWEA - SWEB断言。
数据输入/输出口罩
使SDRAM的数据输出高阻抗
输入的SDRAM ，同时活跃的数据块。每四个的
SDQM3 - SDQM0信号用的4个字节相关联的
在整个阵列。每个SDQMx信号提供一个输入掩码
信号，用于写访问和输出使能信号进行读
访问。
行地址选通
组合使用与SCASA-
SCASB和SWEA - SWEB到SDRAM命令类型进行编码。
SRASA和SRASB是设置在两个不同的引脚相同的信号
以减少连接到RAS的总负荷。
建议系统的连接：
SRASA的SDRAM银行0和1
SRASB对SDRAM的机组2,3
SWEA - SWEB
—
O
SDRAM内存写入启用
组合使用的
SRASA - SRASB和SCASA - SCASB到SDRAM编码
命令类型。
SWEA和SWEB是设置在两个不同的引脚相同的信号
以减少连接到我们的总负荷。
建议系统的连接：
SWEA的SDRAM银行0和1
SWEB对SDRAM的机组2,3
复
信号
TYPE
描述
CLKMEMOUT
—
O
MA12–MA0
MD31–MD0
MECC6–MECC0
SCASA - SCASB
—
—
—
—
O
B
B
O
SDQM3–SDQM0
—
O
SRASA - SRASB
—
O
ELAN SC520单片机数据表
17
