信号引脚
表2-2信号和包装信息的160引脚LQFP和MBGA （续）
信号
名字
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SSA_ADC
OCR_DIS
针
号
27
41
74
80
125
160
115
91
球NO 。
TYPE
状态
中
RESET
信号说明
J4
K11
G11
E7
J11
E6
D12
K14
供应
V
SS
- 这些引脚的芯片逻辑和I / O驱动器提供地面。
供应
输入
输入
ADC的模拟地
- 该引脚提供一个模拟地面
该ADC模块。
片上稳压器禁用
—
此引脚与V
SS
使片上稳压器
此引脚与V
DD
禁用片上稳压器
该引脚旨在是静态的直流信号，从电到
关闭。不要试图触发该引脚为省电
在操作过程中。
V
帽
1*
V
帽
2*
V
帽
3*
V
帽
4*
62
144
95
15
K8
E8
H11
G4
供应
供应
V
帽
1 - 4
- 当OCR_DIS被连接到V
SS
（稳压器使能） ，
各引脚连接，以便一个2.2μF或更大的旁路电容
绕过核心逻辑电压调节器，需要进行适当的芯片
操作。当OCR_DIS被连接到V
DD
（禁止稳压器）
这些引脚成为V
DD_Core
与应连接到一个
稳压2.5V电源。
注意：该旁路是必需的，即使芯片是动力
与外部电源。
*当片上稳压器被禁用，这四个引脚成为2.5VV
DD_Core
.
V
PP
1
V
PP
2
CLKMODE
141
2
99
A7
C2
H12
输入
输入
输入
输入
V
PP
1 - 2
- 这些引脚悬空作为一个开放的
电路，用于正常功能。
时钟输入模式选择
- 此输入确定的
功能的XTAL和EXTAL引脚。
在XTAL 1 =外部时钟输入用于直接驱动输入
芯片的时钟。该EXTAL引脚应接地。
0 =晶体或陶瓷谐振器之间应连接
XTAL和EXTAL 。
EXTAL
94
J12
输入
输入
外部晶体振荡器输入
- 该输入可以是
连接到8MHz的外部晶振。配合此引脚为低电平，如果XTAL是
由外部时钟源驱动。
56F8367技术数据，第8
飞思卡尔半导体公司
初步
19
