耗电量
C，内部[动态组件] ，是经典的C * V
2
* F的CMOS的功耗相对应的
56800E内核和标准单元逻辑。
D，外部[动态组件] ，反映了电力消耗芯片上的电容性负载的结果
在芯片的外部引脚。这通常也被描述为C * V
2
*女，虽然在两个模拟
在设备上使用的IO的细胞类型中显示，该电抗负载曲线确实有一个非零
Y轴截距。
表10-25 I / O装载系数在10MHz
截距
PDU08DGZ_ME
PDU04DGZ_ME
1.3
1.15mW
坡
0.11mW / PF
0.11mW / PF
功率由于电容负载上的输出引脚是（第一顺序）的容性负载的函数，并且
频率处的输出改变。
表10-20
为系数计算能力消退
在IO单元作为容性负载的函数。在这些情况下：
TotalPower
=
Σ （ （截
+Slope*Cload)*frequency/10MHz)
其中：
求和执行对所有输出引脚的容性负载
TotalPower ，单位为mW
CLOAD表示单位为pF
因为大多数的器件引脚的低占空比的功率耗散，由于容性负载被发现
当平均的一段时间是相当低的。的一个可能的例外是，如果该芯片是
使用外部地址和数据总线的速率接近最大系统速率。在这种情况下，
从这些总线的功率可以是显著。
E，外部[静态组件] ，体现了把电阻负载上的输出的效果
装置。总结所有V的总
2
/ R或四在电源的阻性负载的贡献到达。假设V =
0.5这些粗略计算的目的。例如，如果有一共有8 PWM输出驱动
10毫安成LED灯，则P = 8 * 0.5 * 0.01 = 40mW功率。
在前面的讨论中，功率消耗，因为用纯输入引脚相关联的寄生效应将被忽略，
因为它被认为是可忽略的。
56F8367技术数据，第8
飞思卡尔半导体公司
初步
165
