表2-2信号和包装信息的160引脚LQFP和MBGA
信号
名字
WR
针
号
51
球NO 。
TYPE
状态
中
RESET
在复位时，
输出
禁用，
拉是
启用
信号说明
L4
产量
写使能
- WR是在外部存储器写断言
周期。当WR为低电平时，引脚D0 - D15成为
输出和设备把总线上的数据。当WR为
无效高电平时，外部数据被锁存内
外部设备。当WR有效，它限定了A0 -
A23 ，PS ，DS和CSn电销。 WR可以直接连接到
的一个静态RAM的WE管脚。
根据DRV位在EMI总线控制状态
寄存器（ BCR） ， WR为三态时外部总线处于非活动状态。
大多数设计将要在DRV状态更改为DRV = 1
而不是使用默认设置。
要关闭内部上拉电阻，在设置CTRL位
在SIM_PUDR寄存器。
PS
(CS0)
53
N6
产量
在复位时，
输出
禁用，
拉是
启用
程序存储器选择
- 该信号实际上是CS0中
电磁干扰，它被编程为复位，以兼容的
56F80x PS信号。 PS为低电平的外部程序
存储器存取。
根据DRV位在EMI总线控制状态
寄存器（ BCR ） ， CS0为三态时，外部总线处于非活动状态。
CS0重置以提供对PS的功能上的定义
56F80x器件。
(GPIOD8)
输入/
产量
端口D GPIO
- 这GPIO引脚都可以单独
编程设置为输入或输出引脚。
要关闭内部上拉电阻，清除位8在
GPIOD_PUR寄存器。
DS
(CS1)
54
L5
产量
在复位时，
输出
禁用，
拉是
启用
数据存储器选择
- 该信号实际上是CS1在EMI ，
它被编程为复位以便与56F80x兼容性
DS信号。 DS为低电平外部数据存储器
访问。
根据DRV位在EMI总线控制状态
寄存器（ BCR） ， CS1为三态时外部总线处于非活动状态。
CS1复位为提供在DS的功能上的定义
56F80x器件。
(GPIOD9)
输入/
产量
端口D GPIO
- 这GPIO引脚都可以单独
编程设置为输入或输出引脚。
要关闭内部上拉电阻，清除位9在
GPIOD_PUR寄存器。
56F8357技术数据，第15
26
飞思卡尔半导体公司
初步
