信号引脚
表2-2信号和包装信息的128引脚LQFP （续）
信号
名字
TRST
PIN号
TYPE
状态
中
RESET
输入，
拉高
国内
信号说明
114
施密特
输入
测试复位
- 作为输入，该引脚上的低信号提供
复位信号，JTAG TAP控制器。以确保完全
硬件复位， TRST应该断言，只要是RESET
断言。在调试环境出现唯一的例外
当硬件设备需要复位和JTAG / EOnCE
模块不能复位。在这种情况下，断言复位，但不要
断言TRST 。
要关闭内部上拉电阻，在设置JTAG位
SIM_PUDR寄存器。
注意：
对于正常的操作中，直接连接TRST到V
SS
。如果
设计是在调试环境中使用， TRST可绑
V
SS
通过一个1K的电阻。
PHASEA0
127
施密特
输入
施密特
输入/
产量
施密特
输入/
产量
输入，
引体向上
启用
A相
- 正交解码器0 ， PHASEA输入
(TA0)
TA0
- 定时器A ，通道0
(GPIOC4)
端口C的GPIO
- 这GPIO引脚可独立编程
作为输入或输出引脚。
复位后，默认状态是PHASEA0 。
要关闭内部上拉电阻，清楚的第4位
GPIOC_PUR寄存器。
PHASEB0
128
施密特
输入
施密特
输入/
产量
施密特
输入/
产量
输入，
引体向上
启用
B相
- 正交解码器0 ， PHASEB输入
(TA1)
TA1
- 定时器A ，通道1
(GPIOC5)
端口C的GPIO
- 这GPIO引脚可独立编程
作为输入或输出引脚。
复位后，默认状态是PHASEB0 。
要关闭内部上拉电阻，清晰的5位
GPIOC_PUR寄存器。
56F8335技术数据，版本5
飞思卡尔半导体公司
初步
23
