体系结构框图
到/从IPBus桥
CLKGEN
（ OSC / PLL ）
打断
调节器
低电压中断
定时器A
4
4
POR & LVI
系统上电复位
SIM卡
RESET
正交解码器0
定时器D
COP复位
定时器B
4
COP
个FlexCAN
2
正交解码器1
SPI1
PWMA
13
同步输出
GPIOA
GPIOB
GPIOC
GPIOD
PWMB
同步输出
ch3i
定时器C
ch3o
13
ch2i
ch2o
2
GPIOE
GPIOF
4
2
2
SPI0
SCI0
SCI1
IPBUS
在56F8135设备上不可用。
ADCB
ADCA
Temp_sense
1
8
8
注意：
ADC A和ADC B使用相同的
与V基准电压电路
REFH
,
V
REFP ，
V
REFMID
, V
REFN
和V
REFLO
销。
图1-2外围子系统
56F8335技术数据，版本5
飞思卡尔半导体公司
初步
11
