第2部分信号/连接说明
2.1简介
该56F8335和56F8135的输入和输出信号被组织成官能团，如详细
in
表2-2
并且如图
图2-1 。
In
表2-2 ，
每个表行描述的信号或信号
本上的销。
表2-1功能组引脚分配
功能群
电源（V
DD
或V
DDA
)
电源选项控制
地面（V
SS
或V
SSA
)
供应电容器
1
＆放大器; V
PP
PLL和时钟
总线控制
中断和程序控制
脉宽调制器（ PWM ）端口
串行外设接口（ SPI ）端口0
串行外设接口（ SPI ）端口1
正交解码器端口0
2
正交解码器端口1
3
串行通信接口（ SCI ）端口
CAN端口
模拟数字转换器（ ADC ）端口
定时器模块端口
JTAG /增强型片上仿真（ EOnCE ）
温感
专用GPIO （地址总线= 11 ;数据总线= 4
4
)
在封装引脚数
56F8335
9
1
6
6
4
6
4
26
4
—
4
4
4
2
21
6
5
1
28
56F8135
9
1
6
6
4
6
4
13
4
4
4
—
4
—
21
4
5
—
28
1.如果片上稳压器被禁用时， V
帽
引脚作为2.5V V
DD_Core
电源输入
2.另外，可作为四定时器引脚或GPIO功能
3.引脚本节可以作为四定时器， SPI 1 ，或GPIO功能
4.电磁干扰不起作用在这些包中;用作GPIO引脚。
注意：
SEE
表1-1
为56F8135功能差异。
56F8335技术数据，版本5
14
飞思卡尔半导体公司
初步
