表2-2信号和包装信息的128引脚LQFP
信号
名字
V
SSA_ADC
OCR_DIS
PIN号
TYPE
状态
中
RESET
信号说明
95
供应
ADC的模拟地
- 该引脚提供一个模拟地面
该ADC模块。
输入
片上稳压器禁用
—
此引脚与V
SS
使片上稳压器
此引脚与V
DD
禁用片上稳压器
该引脚旨在是从加电到一个静态的直流信号
关闭。不要试图触发该引脚为省电
在操作过程中。
71
输入
V
帽
1
V
帽
2
V
帽
3
V
帽
4
49
122
75
13
供应
供应
V
帽
1 - 4
- 当OCR_DIS被连接到V
SS
（稳压器使能） ，
各引脚连接，以便一个2.2μF或更大的旁路电容
绕过核心逻辑电压调节器，需要进行适当的
芯片操作。当OCR_DIS被连接到V
DD
（稳压器
禁用） ，这些引脚变为V
DD_Core
并应
连接到一个稳定的2.5V电源。
注意：该旁路是必需的，即使芯片是动力
与外部电源。
V
PP
1
V
PP
2
CLKMODE
119
5
79
输入
输入
V
PP
1 - 2
- 这些引脚悬空作为一个开放的
电路，用于正常功能。
时钟输入模式选择
- 此输入确定的
功能的XTAL和EXTAL引脚。
在XTAL 1 =外部时钟输入用于直接驱动
芯片的输入时钟。该EXTAL引脚应接地。
0 =晶体或陶瓷谐振器之间应连接
XTAL和EXTAL 。
输入
输入
EXTAL
74
输入
输入
外部晶体振荡器输入
- 该输入可以是
连接到8MHz的外部晶振。配合此引脚为低电平，如果XTAL是
由外部时钟源驱动。
晶体振荡器的输出
- 此输出连接内部
晶体振荡器的输出到一个外部晶体。
如果一个外部时钟时， XTAL ，必须使用作为输入和
EXTAL连接到GND 。
输入时钟可以直接提供给时钟
的核心。这个输入时钟也可以选择作为输入时钟
用于片上PLL 。
XTAL
73
输入/
产量
芯片驱动
56F8335技术数据，第1版
18
飞思卡尔半导体公司
初步
