屡获殊荣的开发环境
此数字信号控制器还提供了一套完整的标准的可编程外设，包括
1串行通信接口（ SCI ），一个串行外设接口（ SPI ），一个四定时器，以及
一个内部集成电路（I
2
C）接口。任何这些接口也可以被用作通用
输入/输出端口（GPIO ） 。
1.3获奖开发环境
处理器专家
TM
（ PE）提供了快速应用设计（ RAD ）工具，它结合了易于使用的
基于构件的软件应用程序的创建与专家知识体系。
在CodeWarrior集成开发环境是代码导航一个复杂的工具，
编译和调试。一套完整的评估板（EVM ） ，演示板和套件
开发系统卡将支持并行工程。总之，PE的CodeWarrior和EVM的
创造方便，快捷，高效的开发一个完整的，可扩展的工具解决方案。
1.4结构框图
该56F8014的结构如图
图1-1 ，图1-2 ，
和
图1-3 。图1-1
说明
如何56800E系统总线与内部存储器和IPBus桥通信。
图1-2
和
图1-3
显示连接到IPBus桥的外围设备和控制模块。该数字不
显示板上稳压器与电源和接地信号。他们也没有显示出复
外围设备或专用的GPIO之间。请参阅
第2部分信号/连接说明
查看
该信号被复用的那些的其他外围设备。
1.4.1
PWM ， TMR和ADC连接
图1-3
示出了从ADC到PWM并连接到所述上/电压连接下
在PWM从TMR和GPIO 。这些信号可以以类似的方式向控制PWM输出
过/欠电压控制信号。见
56F801X外设参考手册
了解更多
信息。
该PWM_reload_sync输出可以连接到TMR通道3的输入和在TMR通道2和
3个输出端分别连接到模数转换器的同步输入。 TMR通道3的输出连接到SYNC0和TMR
通道2被连接到SYNC1 。 SYNC0 ]是用于触发ADCA的主ADC的同步输入和
ADCB顺序和并行模式。 SYNC1用于触发ABCB并联独立模式。
这些是由在SIM控制寄存器位来控制的;看
第6.3.1节。
56F8014技术数据，第9
飞思卡尔半导体公司
初步
9
