TLV1571 ， TLV1578
2.7 V至5.5 V ， 1 / 8通道， 10位，
并行模拟数字转换器
SLAS170D -march 1999 - REVISED 2000年7月
详细说明（续）
参考电压输入
该TLV1571 / TLV1578有两个参考输入引脚： REFP和REFM 。适用于这些引脚的电压电平
建立的模拟输入的上限和下限，以产生一个满量程和零点刻度读数
分别。 REFP ， REFM ，和模拟输入的值不应该超过正电源或更少
比GND与指定的绝对最大额定值一致。数字输出是在满量程时的
输入信号等于或大于REFP更高并且是在零，当输入信号等于或大于REFM更低。
采样/转换
所有的采样，转换和数据的设备输出被触发启动。这可能是RD ， WR ，或
根据转化率和结构的模式CSTART信号。 RD ， WR ，和上升沿
CSTART信号是非常重要的，因为它们被用于启动转换。这些边需要留
合到外部时钟的上升沿（如外部时钟作为转换的时钟源）。该
最小的建立和保持时间相对于外部时钟的上升沿应该是5纳秒最小。当
内部时钟的情况下，这不是一个问题，因为这两个边缘将自动启动内部时钟。
因此，在设置时间总是满足。软件控制采样持续6个时钟周期。这是通过完成
CLK输入或内部振荡器，如果启用。输入时钟频率可以是1兆赫至20兆赫，平移
成从0.6采样时间
s
0.3
s.
内部振荡器的频率为9 MHz的最小值（振荡器
频率是介于9兆赫至22兆赫） ，翻译成从0.6采样时间
s
0.3
s.
转变
立即取样后开始，持续10个时钟周期。这再次进行使用外部时钟输入
（ 1兆赫， 20兆赫）或内部振荡器（8 MHz的最小值） ，如果启用。硬件控制采样，通过
CSTART ，就开始下降CSTART持续活跃CSTART信号的长度。这允许更好地控制
采样时间，采样与大输出阻抗的来源时，这是很有用的。在上升CSTART ，
转换开始。转换硬件控制模式下也持续10个时钟周期。使用该做的
外部时钟输入（ 1兆赫， 20兆赫）或内部振荡器（9兆赫最小），为是在软件的情况下
控制模式。
EXTCLK
日（ WRL_EXTCLKH ）
≥5
ns
TSU （ WRH_EXTCLKH ）
≥5
ns
WR
OR
日（ RDL_EXTCLKH ）
≥5
ns
TSU （ RDH_EXTCLKH ）
≥5
ns
RD
OR
日（ CSTARTL_EXTCLKH ）
≥5
ns
TD （ EXTCLK_CSTARTL ）
≥5
ns
CSTART
注： TSU =建立时间， TH =保持时间
TSU （ CSTARTH_EXTCLKH ）
≥5
ns
图3.触发定时 - 软件启动模式下使用外部时钟
8
邮政信箱655303
达拉斯，德克萨斯州75265
