位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第168页 > KM62U256CLG-10L > KM62U256CLG-10L PDF资料 > KM62U256CLG-10L PDF资料2第8页
KM62V256C ， KM62U256C家庭
写周期时序波形
地址
t
CW(2)
/ CS
t
AW
t
WP(1)
/ WE
t
AS
DATA IN
t
WHZ
数据输出
数据中，未定义
t
DW
数据有效
t
OW
t
DH
（ /我们控制）
t
WC
CMOS SRAM
t
WR(4)
写周期时序波形
地址
t
AS
/ CS
（ / CS控制）
t
WC
t
CW(2)
t
WR(4)
t
AW
t
WP(1)
/ WE
t
DW
DATA IN
数据有效
t
DH
数据输出
高 - z
高 - z
注（写周期）
1.低/ CS和低/ WE重叠（ TWP ）在写发生。写在开始之间的过渡最新
/ CS变低和/ WE变为低电平：写在结束最早的过渡中/ CS变高/我们要
高，雷公藤多甙是从写的开头写的末端测量。
2. TCW是从/ CS后来去测量低写入的结束。
3. TAS从地址有效到写操作的开始测量。
4. tWR是写入地址变更的末端测量。 tWR的应用情况下的写入结束的/ CS ，或/ WE
要高。
-
8
-
电子
修订04
1996年4月
