AD7858/AD7858L
对于系统失调或系统增益校准的时序图
化示于图30。这里再次
CAL
是脉冲和
的上升沿
CAL
启动校准序列（或
校准可以通过在软件中写入启动
控制寄存器）。的上升沿
CAL
使BUSY
线变高，它会保持高电平，直到校准SE-
quence结束。模拟输入应设置在正确的
对于最小建立时间级别（T
格局
）的100纳秒前上涨
边缘
CAL
并保持在正确的水平，直到BUSY信号
变低。
t
1
CAL
（I / P）的
复位串行接口
t
15
BUSY （O / P）
当写入经由DIN线的一部分，且有可能
将数据写入不正确的寄存器，如测试寄存器的
器，例如，或写入不正确的数据和破坏
串行接口。该
SYNC
引脚用作复位。瞻
SYNC
引脚为高电平复位内部移位寄存器。第一数据
之后的下一个位
SYNC
下降沿现在将是一个第一位
新的16位转移。它也有可能是测试寄存器可
帐篷被改变时，该接口被丢失。因此，一旦
串行接口被重置，可能需要写的16位
字0100 0000 0000 0010的测试寄存器恢复到其
缺省值。现在部分和串行接口是完全
复位。它总是有用的保留编程的能力
SYNC
从的一个端口线
μ控制器/ DSP
有
能力重置的串行接口。
表X总结了所提供的接口模式
AD7858 / AD7858L 。它还概述了各种
μP / μC
哪个
特定接口是适用的。
接口模式1只能通过编程控制设置
注册（请参阅有关控制寄存器部分） 。
一些较流行的
μProcessors ， μControllers ，
和
DSP机器的AD7858 / AD7858L将接口到
直接在这里提及。这并不能涵盖所有
μCs ，的μP ，
和DSP 。每个的一个更详细的时序描述
接口模式如下。
表X接口模式说明
t
格局
AIN （I / P）的
t
CAL2
V
系统满量程
或V
系统失调
图30.时序图系统增益和系统
偏移校准
串行接口摘要
表Ⅸ详述了这两个接口模式和串行时钟
边从该数据时钟输出由AD7858 /
AD7858L （DOUT边缘） ，并且该数据被锁存在于
（ DIN边缘） 。
在1和2两个接口模式
SYNC
门控与
SCLK 。因此，
同步？
也许时钟输出数据的MSB 。子
序贯位将被串行时钟SCLK可以同步输出。该
条件为
同步？
时钟出MSB的数据作为
如下所示：
下降沿
SYNC
将持续输出最高位，如果串行时钟
为低电平时，
SYNC
变低。
如果这种情况不是这样，则SCLK提供时钟出
MSB 。如果不连续的SCLK时，应怠速高。
表九。 SCLK有效沿
接口
模式
1
处理器/
调节器
8XC51
8XL51
PIC17C42
68HC11
68L11
68HC16
PIC16C64
ADSP21xx
DSP56000
DSP56001
DSP56002
DSP56L002
评论
(2-Wire)
（ DIN是输入/
输出引脚）
（ 3线， SPI ）
（默认模式）
2
接口模式
EDGE
1, 2
DOUT边缘
SCLK ↓
DIN
SCLK ↓
版本B
–23–
