Vitesse公司
半导体公司
数据表
VSC7135
封装引脚说明
图9 ：引脚图
TX +
TX-
V
DDP
V
DDD
V
SSANA
V
DDANA
V
SSD
V
DDD
RX +
V
DDP
RX-
V
SSD
V
DDD
N / C
1.25Gbits/sec
千兆以太网收发器
N / C
V
DDP
63
V
SSD
T0
T1
T2
V
DDD
T3
T4
T5
T6
V
DDD
T7
T8
T9
V
SSD
V
SSD
N / C
1
3
61
59
57
55
53
51
49
47
45
5
43
7
41
9
39
11
37
13
35
15
17
19
21
23
25
27
29
31
33
N / C
comdet
V
SST
R0
R1
R2
V
DDT
R3
R4
R5
R6
V
DDT
R7
R8
R9
V
SST
（ TOP VIEW ）
表4 ：引脚Identi网络阳离子
针＃
2-4, 6-9,
11-13
名字
T0:9
输入 - TTL
10位发送字符。该总线上的并行数据的时钟在上升沿
REFCLK 。对应于T0数据位传输网络RST 。
输入 - TTL
该时钟的这个上升沿锁存T0 ： 9成输入寄存器。它也提供了
基准时钟，在十分之一波特率到PLL。
输出 - 差分PECL （ AC耦合推荐）
这些引脚输出的串行传输数据时EWRAP低。当EWRAP
为高电平时， TX +为高电平和TX-为LOW 。
输出 - TTL
10位接收到的字符。该总线上的并行数据时钟输出的上升沿
的RCLK和RCLKN 。 R0是对RX + / RX-收到的科幻RST位。
22
REFCLK
62, 61
TX + ， TX-
45-43, 41-
38, 36-34
R0:9
G52146-0 ，版本4.0
5/28/98
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896
N / C
TEST1
EWRAP
TEST2
V
SSD
REFCLK
TEST3
EN_CDET
V
SSD
TEST4
N / C
V
DDD
V
DDT
RCLKn
RCLK
V
SST
描述
第11页
