同步SRAM
进一步的改进
控制
控制
地址
内存
ARRAY
数据
PIPELINED SYNCRONOUS SRAM
INGENIERIA ELECTRONICA
艾维斯Electrónicos Digitales Avanzados
75
同步SRAM
PIPELINED SYNCRONOUS SRAM
阅读：
控制
地址
B
内存
ARRAY
C
D
数据
2个周期等待时间
控制/注册
REG
E
A
时钟
REG
1
时钟
对照组（A ）
地址（A）
控制（ B）
地址（ B）
数据（ C）
数据（四）
数据（E ）
2
3
4
5
A
B
读
A1
读
A1
读
A2
读
A2
D1
D2
D1
D2
D1
D2
C
D
E
INGENIERIA ELECTRONICA
艾维斯Electrónicos Digitales Avanzados
76
