集成
电路
系统公司
ICS840002-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
R
ECOMMENDATIONS FOR
U
NUSED
I
NPUT和
O
安输出
P
插件
I
NPUTS
:
O
UTPUTS
:
C
RYSTAL
I
NPUT
:
如果不需要使用晶体振荡器的
输入时，两个XTAL_IN和XTAL_OUT可以悬空。
虽然不是必需的，但对于额外的保护，一个1kΩ
电阻器可连接从XTAL_IN到地面。
TEST_CLK我
NPUT
:
如果不需要使用测试时钟，它可以
悬空。虽然不是必需的，但对于附加的
保护，一个1kΩ电阻可以从TEST_CLK被捆绑
地面上。
LVCMOS
ONTROL
P
插件
:
所有的控制引脚具有内部上拉或下拉功能;另外
不需要性，但可以额外添加
保护。一个1kΩ电阻都可以使用。
LVCMOS
安输出
:
所有未用的LVCMOS输出可以悬空。我们
建议没有一丝连接。
L
AYOUT
G
UIDELINE
科幻gure 3
示出了ICS840002-01的示意例子。一
比如LVCMOS终端的显示在这个示意图。
额外的LVCMOS终止的方法示于
LVCMOS终止应用笔记。在这个例子中，一个18
pF的并联谐振25MHz晶振使用。在C1 = 22pF电容和
逻辑控制输入例子
VDD
C2 = 22pF的被推荐用于频率精度。许多针对不同
耳鼻喉科板布局中， C1和C2可以稍微调整
优化的频率精度。 1KΩ上拉或下拉电阻
器可以用于逻辑控制输入引脚。
一套逻辑
INPUT TO
'1'
RU1
1K
VDD
一套逻辑
INPUT TO
'0'
RU2
未安装
VDD
R2
33
ZO = 50欧姆
以逻辑
输入
引脚
RD1
未安装
RD2
1K
以逻辑
输入
引脚
U1
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
ZO = 50欧姆
C5
0.1u
XTAL2
R4
100
LVCMOS
VDD
R1
10
VDDA
C3
10uF
C4
0.01u
C6
0.1u
FSEL0
XTAL_SEL
TEST_CLK
OE
MR
nPLL_SEL
VDDA
VDD
FSEL1
GND
GND
Q0
Q1
VDDO
XTAL_IN
XTAL_OUT
VDD
R3
100
ICS840002-01
如果不使用晶体的输入，它可以悬空。
对于额外的保护XTAL_IN引脚可
接地。
LVCMOS
C2
22pF
X1
XTAL1
选择终止
C1
22pF
未使用的输出可以悬空。应该
无痕连接到未使用的输出。设备
特点与终止所有输出。
F
IGURE
3. ICS840002-01 S
电气原理
E
XAMPLE
840002AG-01
www.icst.com/products/hiperclocks.html
8
REV 。 B 2006年1月13日
