集成
电路
系统公司
ICS840002-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
TYPE
输入
输入
输入
输入
输入
上拉
下拉
下拉
上拉
下拉
描述
频率选择引脚。 LVCMOS / LVTTL接口电平。
在CR石英晶体或TEST_CLK投入作为PLL的参考与选择
源。当HIGH ，选择TEST_CLK 。当低，选择XTAL
输入。 LVCMOS / LVTTL接口电平。
单端LVCMOS / LVTTL时钟输入。
输出使能引脚。高电平时，输出有效。当低时，
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
重置导致激活输出端变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
PLL旁路。当低电平时，输出从该VCO输出驱动。
高电平时， PLL被旁路，输出频率=
参考时钟频率/ N输出分频器。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
CR振荡器，石英晶体界面。 XTAL_OUT是输出。
XTAL_IN是输入。
输出电源引脚。
单端时钟输出。 LVCMOS / LVTTL接口电平。
电源接地。
上拉
频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
名字
F_SEL0
nXTAL_SEL
TEST_CLK
OE
MR
6
7
8
9,
10
11
12, 13
14, 15
16
nPLL_SEL
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
V
DDO
Q1, Q0
GND
F_SEL1
输入
动力
动力
输入
动力
产量
动力
输入
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
3.3V±5%
2.5V±5%
14
16
测试条件
最低
典型
4
8
51
51
17
21
21
25
最大
单位
pF
pF
kΩ
kΩ
Ω
Ω
840002AG-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2006年1月13日
